电子信息笔试全攻略:面试题库与解析

5星 · 超过95%的资源 需积分: 50 66 下载量 192 浏览量 更新于2024-07-30 3 收藏 75KB DOC 举报
"电子信息类笔试题" 这篇内容涵盖了电子信息、通信和电类专业的核心知识点,主要涉及模拟电路、放大器理论、反馈电路、频率响应、运放应用以及数字电路中的时序问题。以下是对这些知识点的详细解释: 1. 基尔霍夫定理:基尔霍夫电流定律(KCL)表明,在电路的任何节点,流入的电流总和等于流出的电流总和。基尔霍夫电压定律(KVL)指出,在闭合回路中,电压降的总和等于电压升的总和,反映了能量守恒。 2. 平板电容公式:C=εS/4πkd,其中C是电容,ε是介电常数,S是电极面积,k是静电常数,d是电极间的距离。 3. 三极管曲线特性:描述了三极管在不同偏置下的电流电压关系,包括输入特性曲线、输出特性曲线和转移特性曲线,用于理解三极管的工作模式和性能。 4. 反馈电路:反馈电路将部分输出信号送回输入端,影响放大器的性能。分为正反馈和负反馈,其中负反馈广泛应用于提高稳定性、改善线性失真和扩展通频带。 5. 负反馈类型包括电压并联、电流串联、电压串联和电流并联四种,优点包括稳定增益、改变输入输出阻抗、减少失真、扩展带宽和自动调节。 6. 放大电路的频率补偿:目的是确保在高频下放大器仍能保持稳定,常用的方法有电容补偿、晶体管补偿等。 7. 频率响应:稳定的系统需要在所有频率上具有合适的增益和相位,通过调整元件值或电路结构来改变频响曲线。 8. 分压运放的相位补偿:通常通过在运放的反馈网络中添加适当的电容和电感来实现,补偿后的波特图可以展示系统在不同频率下的稳定性和增益。 9. 基本放大电路:电压放大器、电流放大器、互导放大器和互阻放大器各有优缺点,差分结构可以有效抑制共模噪声,提高信噪比。 10. 差分电路分析:输出电压Y+和Y-分别代表差模和共模分量,计算两者可以了解电路对差分和共模信号的响应。 11. 差分放大器的输入管配置:通常采用双三极管结构,形成互补对,以实现更好的噪声抑制和温度稳定性。 12. 运放构成的运算电路:包括加法器、减法器、微分器和积分器,晶体管级运放电路则更深入到放大器内部的晶体管级设计。 13. 设计运放放大器:例如,可使用反向配置的运算放大器构建一个10倍增益的放大器。 14. 积分电路分析:积分电路的输出电压上升和下降时间与电路参数如电阻和电容有关,影响信号的上升和下降速度。 15. 滤波器设计:通过比较不同频率下R和C上的电压,可以识别高通和低通滤波器,当RC远小于信号周期时,滤波效果更显著。 16. 数字电路时序问题:触发器的建立时间和保持时间需满足条件,以保证在时钟脉冲到来时数据稳定,组合逻辑电路的延迟也会影响触发器的工作。 17. 时序电路分析:涉及时序电路的时序参数,如建立时间、延迟时间、时钟到Q的延迟等,以及确定最大时钟频率的条件。 以上知识点是电子信息和通信领域基础且重要的,对于准备求职的应聘者来说,理解和掌握这些内容对于笔试和面试至关重要。
2014-04-04 上传
数字电路 1、同步电路和异步电路的区别是什么?(仕兰微电子) 2、什么是同步逻辑和异步逻辑?(汉王笔试) 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 3、什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?(汉王笔试) 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上,要用oc门来实现,由于不用 oc门可能使灌电流过大,而烧坏逻辑门。同时在输出端口应加一个上拉电阻。 4、什么是Setup和Holdup时间?(汉王笔试) 5、setup和holdup时间,区别.(南山之桥) 6、解释setuptime和holdtime的定义和在时钟信号延迟时的变化。(未知) 7、解释setup和holdtimeviolation,画图说明,并说明解决办法。(威盛VIA 2003.11.06上海笔试试题) Setup/holdtime是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发 器的时钟信号上升沿到来以前,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就是建立时间-Setuptime.如不满足setuptime,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。 保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。如果holdtime 不够,数据同样不能被打入触发器。 建立时间(SetupTime)和保持时间(Holdtime)。建立时间是指在时钟边沿前,数据信 号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话,那么DFF将不能正确地采样到数据,将会出现 metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时 间,那么超过量就分别被称为建立时间裕量和保持时间裕量。 8、说说对数字逻辑中的竞争和冒险的理解,并举例说明竞争和冒险怎样消除。(仕兰微 电子) 9、什么是竞争与冒险现象?怎样判断?如何消除?(汉王笔试) 在组合逻辑中,由于门的输入信号通路中经过了不同的延时,导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法:一是添加布尔式的消去项,二是在芯片外部加电容。 10、你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?(汉王笔试) 常用逻辑电平:12V,5V,3.3V;TTL和CMOS不可以直接互连,由于TTL是在0.3-3.6V之间,而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。 11、如何解决亚稳态。(飞利浦-大唐笔试) 亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚 稳态时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平 上。在这个稳定期间,触发器输出一些中间级电平,或者可能处于振荡状态,并且这种无 用的输出电平可以沿信号通道上的各个触发器级联式传播下去。 12、IC设计中同步复位与异步复位的区别。(南山之桥) 13、MOORE与MEELEY状态机的特征。(南山之桥) 14、多时域设计中,如何处理信号跨时域。(南山之桥) 15、给了reg的setup,hold时间,求中间组合逻辑的delay范围。(飞利浦-大唐笔试) Delay16、时钟周期为T,触发器D1的建立时间最大为T1max,最小为T1min。组合逻辑电路最大延 迟为T2max,最小为T2min。问,触发器D2的建立时间T3和保持时间应满足什么条件。(华 为) 17、给出某个一般时序电路的图,有Tsetup,Tdelay,Tck->q,还有clock的delay,写出决 定最大时钟的因素,同时给出表达式。(威盛VIA2003.11.06上海笔试试题) 18、说说静态、动态时序模拟的优缺点。(威盛VIA2003.11.06上海笔试试题) 19、一个四级的Mux,其中第二级信号为关键信号如何改善timing。(威盛VIA 2003.11.06上海笔试试题)
2012-03-27 上传
模拟电路 1、基尔霍夫定理的内容是什么? 基尔霍夫定律包括电流定律和电压定律 电流定律:在集总电路中,任何时刻,对任一节点,所有流出节点的支路电流的代数和恒等于零。 电压定律:在集总电路中,任何时刻,沿任一回路,所有支路电压的代数和恒等于零。 2、描述反馈电路的概念,列举他们的应用。 反馈,就是在电子系统中,把输出回路中的电量输入到输入回路中去。 反馈的类型有:电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。 负反馈的优点:降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用。 电压负反馈的特点:电路的输出电压趋向于维持恒定。 电流负反馈的特点:电路的输出电流趋向于维持恒定。 3、有源滤波器和无源滤波器的区别 无源滤波器:这种电路主要有无源组件R、L和C组成 有源滤波器:集成运放和R、C组成,具有不用电感、体积小、重量轻等优点。 集成运放的开环电压增益和输入阻抗均很高,输出电阻小,构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限,所以目前的有源滤波电路的工作频率难以做得很高。 数字电路 1、同步电路和异步电路的区别是什么? 同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,这有这些触发器的状态变化与时钟脉冲同步,而其它的触发器的状态变化不与时钟脉冲同步。 2、什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求? 将两个门电路的输出端并联以实现与逻辑的功能成为线与。 在硬件上,要用OC门来实现,同时在输出端口加一个上拉电阻。由于不用OC门可能使灌电流过大,而烧坏逻辑门。 3、解释setup和hold time violation,画图说明,并说明解决办法。(威盛VIA2003.11.06上海笔试试题) Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。 保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。如果hold time不够,数据同样不能被打入触发器。 建立时间(Setup Time)和保持时间(Hold time)。建立时间是指在时钟边沿前,数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间,那么超过量就分别被称为建立时间裕量和保持时间裕量。