Xilinx PCIe Core：DMA设计与应用

"本文档详述了如何使用Xilinx PCIe Core进行DMA设计，特别是基于Endpoint Block Plus IP Core的实现，适用于Virtex5、Virtex6和Spartan6系列FPGA。设计实现了板卡主动发起的DMA操作，通过LocalLink接口与不同设备兼容，同时提供了高效驱动代码和用户友好的接口，支持32位和64位操作系统。" 在FPGA设计中，Xilinx PCIe Core是一个关键组件，用于构建高速PCI Express (PCIe)接口。这种核心使得FPGA能够与个人计算机或其他支持PCIe的系统进行高速数据交换。在本设计中，重点在于DMA（Direct Memory Access）机制，它允许数据在没有CPU干预的情况下直接在板卡与主存之间传输，提高了数据吞吐量并降低了CPU负载。 Xilinx的Endpoint Block Plus PCIe IP Core是实现DMA的关键部分，它是一个预验证的硬件模块，用于构建PCIe端点设备。该核心支持不同的PCIe速度，如x8、x4和x1，并能在指定的Virtex系列FPGA中无缝工作。设计者利用通用的LocalLink接口，确保了与不同FPGA器件的兼容性，如在ML555和ML605开发板上的成功测试。 DMA设计支持以下功能： 1. **板卡发起的DMA操作**：DMA传输可双向进行，既能将板卡内部数据快速传输到PC，也能从PC读取数据。传输控制可通过PCIe的BAR0空间进行设置。 2. **兼容性**：基于Xilinx LogiCORE Endpoint Block Plus，设计兼容Virtex5、Virtex6和Spartan6系列FPGA，支持不同PCIe速度等级。 3. **FIFO接口**：板卡终端提供标准FIFO接口，便于连接各种数据源，如模拟数字转换器（ADC）、光纤数据或数字模拟转换器（DAC）。 4. **高性能驱动**：DriverStudio生成的驱动代码优化了连续传输速率，同时减轻了PC的负担。 5. **自定义BAR2空间**：用户可以定义BAR2空间，用于自定义控制功能。 6. **操作系统支持**：设计适应32位和64位操作系统环境。 传统的通过PCIe BAR空间进行读写的方式，受限于单次访问间隔和较低的数据传输速率，对于高速数据交换来说效率低下且增加CPU负载。相比之下，通过DMA机制，设计可以达到远高于10MBps的传输速率，更适合高速应用。 在典型的系统结构中，PC与PCIe板卡之间的交互有两种方式：一是PC主动读写板卡内容；二是PCIe板卡主动发起读写PC总线数据。使用DMA，尤其是在高速数据处理场景中，可以显著提高系统性能和效率。