2.4GHz与5.7GHz CMOS射频集成电路设计应用于802.11 WLAN

本论文主要探讨了应用于2.4 GHz和5.7 GHz IEEE 802.11 WLAN的CMOS单晶射频集成电路的设计与实现。作者通过对两个频率范围（2.4 GHz和5.7 GHz）的无线局域网络（WLAN）系统进行研究，分别针对不同的标准（如802.11a和802.11b）进行了设计工作。 首先，针对2.4 GHz的RF电路，使用UMC 0.18μm 1P6M CMOS工艺制造，射频范围覆盖2.4~2.483 GHz。设计包括一个镜像抑制低噪声放大器（LNA），它具有11dB的增益和4.2dB的噪声系数，输入1dB压缩点为-11dBm。此外，还有一个双端平衡混频器，能提供11.06dB的转换增益，噪声系数为12.8dB，输入1dB压缩点为-16.4dBm。设计还包括一个LC-tank型CMOS VCO，作为频率合成器的一部分，其输出频率范围为5099~5242MHz，具有-90.8dBc/Hz@100KHz的相位噪声性能。整个接收模块（包含VCO的频率合成器）的性能表现为19.1dB的转换增益，6.6dB的噪声系数，以及-30.8dBm的输入1dB压缩点。在数字信号测量方面，对于802.11b的CCK调制模式（11Mbps），测得误差矢量 magnitude (EVM) 为5.54%，而对于64-QAM调制的OFDM信号（54Mbps），EVM降低至2.2%。 接着，论文转向5.7 GHz的RFIC设计，采用TSMC 0.25μm 1P5M CMOS工艺，工作频率范围为5.725~5.825 GHz，通过6.225~6.285 GHz的本地振荡器降至固定中频480 MHz。电路包括一个两阶段的类A CMOS功率放大器，用于提高发射功率。这个功率放大器表现出良好的线性增益（12.6dB），1dB输出压缩点（19dBm），以及14.2%的功率增益效率。同时，论文还介绍了5.7 GHz频率合成器的设计，该合成器的性能包括低于58dBc的杂散和20MHz步进时71.3ms的锁定时间。 这篇硕士论文详细阐述了如何利用CMOS技术在不同的频率范围内开发出适合IEEE 802.11 WLAN应用的射频集成电路，包括接收机的关键组件和整体性能评估，以及针对不同数据传输模式的信号处理能力。这对于无线通信系统的设计者来说，是一份重要的技术参考文献，展示了CMOS技术在现代无线通信中的实用性和优势。