N阱0.6μm DPDM CMOS工艺下的高阶∑△ADC积分器设计

"该文介绍了基于N阱0.6μm DPDM CMOS工艺设计的高阶∑△ADC中的第一级积分器，采用同相开关电容（SC）积分器结构，通过旁路电容减少谐波失真和噪声，以实现高精度的模拟信号转换。文章探讨了开关电容积分器的基本原理，包括同相积分器和反相积分器的结构，并分析了积分器的非理想特性，如寄生电容的影响。经过仿真，积分器的等效输入噪声达到-104.9dB，整个∑△ADC的SNDR为100.5dB，满足16bit精度要求。" 在现代电子技术中，高阶∑△(ΣΔ，Sigma-Delta)模数转换器(ADC)因其卓越的分辨率和噪声性能，被广泛应用在各种信号处理系统中。其中，积分器是∑△ADC的核心组成部分，它的性能直接影响到转换器的整体性能。在本研究中，作者采用了0.6μm双极型双扩散金属氧化物半导体(DPDM) CMOS工艺，设计了一种对寄生电容不敏感的第一级积分器，以解决电阻和电容的容差问题以及因面积限制带来的挑战。 开关电容积分器利用电容的充放电来模拟电阻行为，实现信号的离散时间处理。这种电路结构的优势在于它具有精确的频率响应、良好的电压线性度和温度稳定性，并且与CMOS工艺高度兼容。文章特别指出，为了减小由电荷注入引起的谐波失真和噪声，设计中采用了旁路电容策略。此外，积分器采用折叠式共源共栅放大器，以降低非理想特性的影响，例如失调电压和增益误差。 积分器的基本原理包括同相积分器和反相积分器两种类型，它们利用两相非重叠时钟控制电容的充放电过程。文章提供了同相积分器的传输函数公式，展示了其理想积分特性、幅度误差和相位误差的数学表示。随着信号频率增加，积分器的非线性效应会更加显著，因此优化设计对于高频率应用至关重要。 在Cadence软件环境下进行的电路仿真结果表明，设计的积分器具有非常低的等效输入噪声(-100.5dB)，这表明了其优良的噪声性能。进一步的MATLAB系统仿真结果显示，整个∑△ADC的信号噪声畸变比(SNDR)达到了100.5dB，这远超出了16位精度的需求。这样的性能使得该设计非常适合于高精度的信号转换应用。 本文的研究为高阶∑△ADC的设计提供了一种有效的方法，通过精细的电路设计和优化，实现了对寄生效应的抑制，从而提高了转换器的性能。这项工作对于推动更高效、更高精度的模拟数字转换技术的发展具有重要的理论和实践意义。