PCIExpress布线规范与扇出区域技术要点

"扇出区域-中国martech白皮书-赛诺贝斯-201908" 本文档详细阐述了PCI Express (PCIe) 高速布线的规范和注意事项，旨在确保在设计中达到最佳性能和信号完整性。PCIe是一种高速串行接口，其信号工作在2.5GHz频率，采用差分信号传输，减少了布线复杂性和干扰。 在PCIe的PCB设计中，PCB叠层和参考面的选择至关重要。通常，4层PCB用于桌面系统，而6层或更多层用于服务器和移动系统。对于插卡，推荐的PCB厚度为0.062inch，而移动平台可选择0.062inch或0.050inch。目标阻抗的精确控制是减少损耗和抖动的关键，设计时应尽量保持阻抗的公差较小。避免信号线跨越参考平面的分割，并在信号层变化时紧密放置地过孔，以减少噪声影响。 关于走线，PCIe的连接走线阻抗应在4层或6层板上保持100Ω差分，60Ω单端；8层或10层板上则为85Ω差分，55Ω单端。微带线中，差分线宽度一般为5mil，间距7mil，而带状线中，宽度和间距都是5mil。差分对间的距离以及它们与其他非PCIe信号的距离至少为20mil或介质厚度的4倍，取较大者，以降低串扰和EMI。 在扇出区域，规则可能有所不同。例如，在飞利浦的PCIe PHY焊球区，允许5mil和10mil的线距，一小段线（不超过50mil）可不依赖参考平面，且长度匹配应尽可能接近信号引脚，避免小角度弯曲，以减少不匹配长度。 布线中还应注意信号线的弯曲。B和C型的侧翼弯曲长度应≥1.5倍走线宽度，左右弯曲数量应尽量平衡。当用蛇形线进行长度匹配时，每段长弯折的长度至少15mil（3倍5mil线宽）。蛇形线的弯曲部分与差分线另一条线的最大距离不应超过正常差分线距的2倍。在使用多重弯曲布线到焊球或管脚时，非匹配部分长度应≤45mil。 PCIe的高速布线设计需要兼顾阻抗控制、信号线间距、参考平面连续性、线宽线距、弯曲规则等多个方面，以确保信号的准确传输和系统的稳定运行。遵循这些规范将有助于优化设计，降低信号失真和噪声影响，从而提高PCIe设备的性能和可靠性。