高压nMOSFET设计匹配ONO反熔丝FPGA技术

"与ONO反熔丝FPGA匹配的高压器件设计 (2012年)" 本文探讨了一种专为匹配ONO反熔丝现场可编程门阵列(FPGA)设计的高压nMOSFET，该设计由中国电子科技集团公司第五十八研究所采用1.0μm的2P2M ONO反熔丝工艺制造。这种工艺的独特之处在于其能够解决在高压器件设计中常见的挑战，同时确保与ONO反熔丝FPGA的良好协同工作。 首先，为了实现深结HVNwell，文中提到采用了一次离子注入并配合高温推进技术。这一过程旨在创建一个深度较高的势阱，从而增强器件的耐压能力，提高其工作速度。此外，通过在高压注入与栅极多晶之间保持0.2μm的间距，成功地平衡了增加结深、提升速度与降低穿透击穿电压的需求。这样的设计避免了因结深增加而导致的击穿电压降低问题。 其次，文章指出通过一次离子注入来调整高压nMOSFET的阈值电压。阈值电压是决定MOSFET开关性能的关键参数，适当的阈值电压可以确保器件在不同工作条件下稳定运行，并且与常压器件兼容。 测试结果显示，这种高压nMOSFET的击穿电压达到了21~23伏，远高于ONO反熔丝13.5伏的编程电压，这意味着它可以在更高的电压下安全工作，而不会损坏反熔丝结构。此外，饱和电流为4.32毫安，相比于工艺改进前有显著提升，这不仅意味着器件能提供更大的驱动能力，还意味着其工作速度得到了提升，能够满足FPGA高频率操作的要求。阈值电压设定在0.78伏，与标准低压器件相兼容，确保了整个系统的集成性。 该高压nMOSFET设计成功地解决了与ONO反熔丝FPGA匹配的关键问题，提高了器件的工作性能和可靠性，同时也优化了整体系统的设计。这种技术对于发展高性能、高密度的反熔丝FPGA至关重要，为未来的可编程逻辑器件提供了新的设计思路。通过这种方式，可以预期在未来的设计中，FPGA的性能将进一步提升，同时也能更好地应对高压应用场景的挑战。