verilog一位十进制计算器及其测试文件

以下是一位十进制计算器的Verilog代码及测试文件：

module decimal_calculator(
    input [3:0] op,  // 操作码
    input [7:0] num1,  // 第一个操作数
    input [7:0] num2,  // 第二个操作数
    output reg [7:0] result  // 结果
);

always @(*) begin
    case(op)
        4'b0000: result = num1 + num2;  // 加法
        4'b0001: result = num1 - num2;  // 减法
        4'b0010: result = num1 * num2;  // 乘法
        4'b0011: result = num1 / num2;  // 除法
        4'b0100: result = num1 % num2;  // 取模
        4'b0101: result = num1 & num2;  // 与运算
        4'b0110: result = num1 | num2;  // 或运算
        4'b0111: result = num1 ^ num2;  // 异或运算
        default: result = 8'bzzzzzzzz;  // 错误操作码
    endcase
end

endmodule

测试文件：

module decimal_calculator_test();

reg [3:0] op;
reg [7:0] num1, num2;
wire [7:0] result;

decimal_calculator dut(op, num1, num2, result);

initial begin
    // 加法测试
    num1 = 8'h23;
    num2 = 8'h45;
    op = 4'b0000;
    #10;
    assert(result === 8'h68);

    // 减法测试
    num1 = 8'h78;
    num2 = 8'h23;
    op = 4'b0001;
    #10;
    assert(result === 8'h55);

    // 乘法测试
    num1 = 8'h23;
    num2 = 8'h45;
    op = 4'b0010;
    #10;
    assert(result === 8'h9f);

    // 除法测试
    num1 = 8'h78;
    num2 = 8'h23;
    op = 4'b0011;
    #10;
    assert(result === 8'h03);

    // 取模测试
    num1 = 8'h78;
    num2 = 8'h23;
    op = 4'b0100;
    #10;
    assert(result === 8'h0d);

    // 与运算测试
    num1 = 8'h23;
    num2 = 8'h45;
    op = 4'b0101;
    #10;
    assert(result === 8'h01);

    // 或运算测试
    num1 = 8'h23;
    num2 = 8'h45;
    op = 4'b0110;
    #10;
    assert(result === 8'h67);

    // 异或运算测试
    num1 = 8'h23;
    num2 = 8'h45;
    op = 4'b0111;
    #10;
    assert(result === 8'h66);

    // 错误操作码测试
    num1 = 8'h23;
    num2 = 8'h45;
    op = 4'b1111;
    #10;
    assert(result === 8'hzz);
end

endmodule