设计一个“四舍五入”电路，输入ABCD为8421BCD码，当ABCD表示的十进制数大于或等于5时，输出F的值为1，否则F的值为0。用ROM实现，列出ROM应有的数据表，画出存储矩阵的点阵图。

这是一个数字电路设计的问题，需要用到组合逻辑电路。我们可以设计一个4位比较器，将输入的8421BCD码转换为十进制数后与5进行比较，然后输出1或0。最后用ROM实现这个比较器。

首先，将8421BCD码转换为十进制数，可以使用以下公式：

D = 8A + 4B + 2C + D

然后，将得到的十进制数与5进行比较，得到输出F的值。

下面是ROM的数据表：

| A | B | C | D | F |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 1 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |

其中，A、B、C、D分别对应输入的四个比特位，F是输出的控制信号。

下面是存储矩阵的点阵图：

         A
       +---+
     D |   |
       +---+
     C |   |
       +---+
     B |   |
       +---+
         F

其中，每个格子代表一个存储单元，A、B、C、D分别对应行地址，F对应列地址。在每个存储单元中存储对应输入的输出值。这样，当输入A、B、C、D时，ROM会输出对应的F值，实现了四舍五入电路的功能。