verilog用数码管显示一个数字

以下是一个简单的 Verilog 代码示例，用于将一个 4 位数字显示在共阳数码管上：

module digit_display(
    input [3:0] digit,
    output reg [6:0] segments
);

always @*
begin
    case (digit)
        4'd0: segments = 7'b1000000;
        4'd1: segments = 7'b1111001;
        4'd2: segments = 7'b0100100;
        4'd3: segments = 7'b0110000;
        4'd4: segments = 7'b0011001;
        4'd5: segments = 7'b0010010;
        4'd6: segments = 7'b0000010;
        4'd7: segments = 7'b1111000;
        4'd8: segments = 7'b0000000;
        4'd9: segments = 7'b0010000;
        default: segments = 7'b1111111;
    endcase
end

endmodule

这里，我们使用一个 `case` 语句来根据输入的数字选择正确的数码管段。注意，这个示例只是一个简单的实现，实际应用中需要考虑更多的细节，比如数码管的刷新速率、使用多个数码管显示一个多位数等等。