首页vivado verilog 调用clk ip核，在该模块声明wire locked，能保证clk 核运行正常吗

vivado verilog 调用clk ip核，在该模块声明wire locked，能保证clk 核运行正常吗

时间: 2023-06-15 13:03:05 浏览: 439

cryptocores:vhdl verilog中的加密IP核

加密核心用VHDL / Verilog编写的密码学IP核和测试此存储库中的组件不用作生产代码。它们用作概念证明，例如，如何仅使用（局部）变量而不是（全局）信号来实现管道。此外，他们还被用于如何进行VHDL到Verilog的转换以达到学习目的。验证，，和的测试平台是GHDL VHPIdirect多么有用的示例。他们使用openSSL作为参考模型来检查VHDL实现的正确性。暗示：某些算法的测试使用OSVVM库，该库作为子模块重新分发。要获取和初始化子模块，请在克隆此存储库时使用--recursive选项。如果您已经淘汰了主存储库，请使用git submodule update --recursive来更新子模块。

在Vivado中，IP核的时钟输入端口是具有锁定功能的。当我们使用IP核时，一般情况下，Vivado会使用锁定的时钟输入端口，以保证时钟的稳定性和准确性。因此，在调用IP核时，你可以声明一个wire类型的信号，并将其连接到时钟输入端口，再声明为locked类型的信号，以确保时钟的稳定性。这样可以保证IP核能够正常工作。

阅读全文