verilog中有符号数如何赋值

时间: 2023-12-08 18:06:53 浏览: 127

verilog 有符号数

5星 · 资源好评率100%

Verilog 中的有符号数和无符号数在数字电路中，我们可以使用无符号数，即包括 0 及整数的集合；也可以使用有符号数，即包括 0 和正负数的集合。在更加复杂的系统中，也许这两种类型的数，我们都会用到。有符号数通常以 2 的补码形式来表示。图 1 列出了 4 位二进制表示法所对应的正负数。进一步观察，我们发现两种类型数的加减法是一样的，做加法和减法就是在数轮上按正时钟转转或按反时钟转。比方说，1001+0100，意味着从 1001 按照顺时钟方向移动 4 个位置，其结果为 1101。在无符号数类型中，它代表（+9）+（+4）=+13；而在有符号数类型中，它则代表（-7）+（+4）=-3。从数轮上看，若是加法所得的结果溢出了，那么也就是穿越了数轮的临界点。注意这个临界点对于无符号数和有符号数来说，是不一样的：无符号数，是介于 1111 和 0000 之间；有符号数，则是介于 0111 和 1000 之间。物理加减法的行为正好和数轮的移动类似。只要所有的运算子和结果具有相同的位宽，那么有符号数或无符号数的形式就可用于相同的电路。比方说，设 a、b 和 sum 都是 8 位信号，表达式 1 sum = a + b; 无论这些信号被转译成有符号数或无符号数，它都会引用相同的硬件且使用相同的二进制表示法。这种现象在其他算术运算中也是正确的（但是它不可用于非算术运算中，比方说有理数运算或溢出标志位的生成）。图 1 4 位二进制数轮此外，当运算子或其结果的位宽不同时，我们需要区分它究竟使用哪一种符号类型。因为不同的符号类型需要不同的扩展位。对于无符号数，前置一个 0，即所谓的零扩展位；对于有符号数来说，需要前置 n 个所谓的符号扩展位。比方说 4 位二进制表示的 -5 为 1011；当其扩展成 8 位时，应该变为 1111_1011，而不是 0000_1011。举个例子，设 a 和 sum 为 8 位信号，b 为 4 位信号即 b3b2b1b0。表达式 1 sum = a + b 需要将 b 扩展为 8 位。如果是无符号数形式，那么 b 扩展为 0000_b3b2b1b0；如果是有符号数形式，那么 b 扩展为 b3b3b3b3_b3b2b1b0。上述表达式所引用的硬件包括位宽扩展电路和加法器。因为对于有符号数和无符号数来说，扩展电路是不同的；所以上面那个表达式，对应有符号数和无符号数形式，要使用不同的硬件实现。在 Verilog-1995 中，只有 integer 数据类型被转移成有符号数，而 reg 和 wire 数据类型则被转移成无符号数。由于 integer 类型有固定的 32 位宽，因此它不太灵活。我们通常使用手动加上扩展位来实现有符号数运算。下面的代码片段将描述有符号数和无符号数的运算： 01 reg [7:0] a, b; 02 reg [3:0] c, 03 reg [7:0] sum1, sum2, sum3, sum4; 04 . . . 05 // same width. can be applied to signed and unsigned 06 sum1 = a + b; 07 // automatic 0 extension 08 sum2 = a + c; 09 // manual 0 extension 10 sum3 = a + {4{ 1'b0 }, c}; 11 // manual sign extension 12 sum4 = a + {4{c[3]}, c}; 在第一条语句中，a、b 和 sum1 有相同的位宽，因此无论是转译成有符号数还是无符号数，它都将引用相同的加法器电路。在第二条语句中，c 的位宽仅为 4，在加法运算中，它的位宽会被调整。因为 reg 类型被作为无符号数看待，所以 c 的前面会被自动置入 0 扩展位。在第三条语句中，我们给 c 手动前置 4 个 0，以实现和第二个表达式一样的效果。在第四条语句中，我们需要把变量转译成有符号数。为了实现所需的行为，c 必须扩展符号位到 8 位。没有其他的办法，只好手动扩展。在代码中，我们重复复制 c 的最高位 4 次（4{c[3]})来创建具有扩展符号位的 8 位数。在 Verilog-2001 中，有符号形式也被扩展到 reg 和 wire 数据类型中。哈哈，新加一个关键字，signed，可以按照下面的方式定义： 1 reg signed [7:0] a, b; 使用有符号数据类型，第 2 节所述代码可以被改写为： 1 reg signed [7:0] a, b; 2 reg signed [3:0] c; 3 reg signed [7:0] sum1, sum4; 4 . . . 5 // same width. can be applied to signed and unsigned 6 sum1 = a + b; 7 // automatic sign extension 8 sum4 = a + {4{c[3]}, c}; 有符号数和无符号数是 Verilog 中的两种基本数据类型，它们在数字电路中扮演着重要的角色。理解这两种类型的差异和应用场景，将有助于我们更好地设计和实现数字电路系统。

Verilog中有符号数可以通过带符号位的赋值运算符“=”，或者使用“$signed()”函数将无符号数转换为有符号数进行赋值。例如： reg signed [7:0] signed_num; reg [7:0] unsigned_num = 8'hFF; signed_num = $signed(unsigned_num); 这样可以将无符号的FF（255）转换为有符号的-1，并赋值给signed_num。

阅读全文

verilog中有符号数如何赋值

相关推荐

verilog有符号加法器设计

verilog 带符号加法代码

Verilog HDL无符号数和有符号数

verilog中把一个有符号数赋值给无符号reg类型会怎样

Verilog 2001 有符号数 的数学运算

Verilog基础：有符号数与无符号数的运算示例

Verilog HDL中的阻塞赋值：理解与应用

verilog 有符号数转无符号数

用verilog写有符号数乘法器

verilog有符号数乘法

Verilog有符号数乘法

verilog 有符号数 assigned

verilog 有符号数加法

verilog 有符号数乘法

verilog 8位有符号数转7位无符号数

verilog 有符号数 signed assign

Verilog 有符号数计算示例

有符号数右移verilog

verilog无符号数乘法

最新推荐

定点数转浮点数verilog

Verilog HDL 按位逻辑运算符

Raspberry Pi OpenCL驱动程序安装与QEMU仿真指南

管理建模和仿真的文件

Fluent UDF实战攻略：案例分析与高效代码编写

如何使用DPDK技术在云数据中心中实现高效率的流量监控与网络安全分析？

Apache RocketMQ Go客户端：全面支持与消息处理功能

"互动学习：行动中的多样性与论文攻读经历"

Fluent UDF进阶秘籍：解锁高级功能与优化技巧

在Vue项目中，如何利用Vuex进行高效的状态管理，并简要比较React中Redux或MobX的状态管理模式？

Verilog 2001 有符号数的数学运算