设置HCLK\PCLK1\PCLK2

以下是设置HCLK、PCLK1、PCLK2的代码示例：

// 设置HCLK为SYSCLK
RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;

// 设置PCLK2为HCLK
RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1;

// 设置PCLK1为HCLK的一半
RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;

相关问题：

相关问题

我的要求是要求HSE8MHz、SYSCLK、HCLK、PCLK2为36MHz，PCLK1为18MHz。

非常抱歉，我之前理解有误。那么，根据您的要求，您可以将原来的代码修改如下：

#include "stm32f10x.h"

ErrorStatus HSEStartUpStatus;

int main(void) {
	RCC_ClocksTypeDef clocks;
	
	RCC_DeInit();
	
	RCC_HSEConfig(RCC_HSE_ON);
	
	HSEStartUpStatus = RCC_WaitForHSEStartUp();
	
	if (HSEStartUpStatus == SUCCESS) {
		FLASH_PrefetchBufferCmd(FLASH_PrefetchBuffer_Enable);
		FLASH_SetLatency(FLASH_Latency_1);
		
		RCC_HCLKConfig(RCC_SYSCLK_Div1);
		RCC_PCLK2Config(RCC_HCLK_Div1);
		RCC_PCLK1Config(RCC_HCLK_Div2);
		
		RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_9); // 8 * 9 = 72MHz
		RCC_PLLCmd(ENABLE);
		
		while (RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET);
		
		RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);
		
		while (RCC_GetSYSCLKSource() != RCC_CFGR_SWS_PLL); // 等待SYSCLK为PLLCLK
		
		RCC_HCLKConfig(RCC_SYSCLK_Div2); // HCLK = SYSCLK / 2 = 36MHz
		RCC_PCLK2Config(RCC_HCLK_Div1); // PCLK2 = HCLK = 36MHz
		RCC_PCLK1Config(RCC_HCLK_Div2); // PCLK1 = HCLK / 2 = 18MHz
		
		RCC_GetClocksFreq(&clocks);
		
		while (1);
	}
}

具体来说，我将 RCC_PLLMul_9 改为 RCC_PLLMul_9，这样得到的 PLL 输出频率为 72MHz，符合要求；将 RCC_HCLKConfig(RCC_SYSCLK_Div1) 改为 RCC_HCLKConfig(RCC_SYSCLK_Div2)，这样 HCLK 的频率为 SYSCLK / 2 = 36MHz，符合要求；将 RCC_PCLK1Config(RCC_HCLK_Div2) 改为 RCC_PCLK1Config(RCC_HCLK_Div2)，这样 PCLK1 的频率为 HCLK / 2 = 18MHz，符合要求。

JZ2440开发笔记（8）——FCLK、HCLK和PCLK

好的，关于JZ2440的FCLK、HCLK和PCLK，我可以为您解答。

JZ2440的FCLK是CPU的时钟，它的频率可以通过PLL（Phase Locked Loop）来调节。HCLK是AHB总线的时钟，可以理解为是CPU与外设之间的桥梁，它的频率是FCLK除以一个分频系数得到的。PCLK是APB总线的时钟，它连接着一些低速的外设，它的频率是HCLK除以另一个分频系数得到的。

在JZ2440中，FCLK的频率默认为400MHz，HCLK的频率默认为100MHz，PCLK的频率默认为50MHz。如果需要更改这些频率，可以通过修改PLL的相关寄存器来实现。

需要注意的是，改变这些频率可能会影响到系统的稳定性和外设的正常工作，因此需要谨慎操作。同时，不同的外设对时钟的要求也有所不同，需要根据具体情况进行调整。