vivado仿真analog

### Vivado 中设置和运行模拟电路仿真的方法

#### 启动行为仿真
在 Vivado 的 Flow Navigator 窗口中点击 Run Simulation - Run Behavioral Simulation；或者通过菜单选择 Flow - Run Simulation - Run Behavioral Simulation 来启动行为仿真[^1]。

#### 添加仿真源文件
前往 Simulation Sources 下的 `sim_1` 文件夹，右键并选择 Add Sources。按照提示操作来创建新的仿真文件 `fir_ip_tb` 或者其他所需的测试平台文件[^2]。

#### 编写 Testbench 代码
将所有的 Testbench 代码编写至指定的仿真文件中，在此案例里即为 `simu` 文件，并在此文件内调用待测模块来进行相应的功能验证工作[^3]。

#### 设置波形显示样式
为了更直观地查看仿真结果，对于想要观察其变化趋势的信号，可以先选中该信号，接着依次点击 Waveform Style -> Analog 和 Radix -> Signed Decimal 进行配置调整[^4]。

#### 查看模拟信号波形
当关注的是输出端口 q 上的数据表现形式时，可以通过上述相同的方式将其转换成易于理解的形式——模拟波形展示。具体做法是在完成基本的仿真流程之后，于 waveform 视图下找到目标节点 q 并对其应用 analog 显示模式[^5]。

// 示例 Verilog 测试平台框架
module tb_example;
    reg clk;
    wire [7:0] output_q;

    initial begin
        // 初始化过程...
        $dumpfile("example.vcd");
        $dumpvars(0, tb_example);
        
        // 刺激发生器逻辑...

        #1000 $finish; // 结束条件设定
    end
    
endmodule