五位四选一MUX模块代码

五位四选一（Multiplexer，MUX）模块在数字电路设计中是一个常见的组件，用于从四个输入信号中选择一个输出。在Verilog或其他硬件描述语言中编写代码，通常会创建一个结构体，包含控制信号（比如使能信号和选择信号）和数据线。下面是一个基本的五位四选一MUX模块的Verilog代码示例：

modulemux_5to1(
    input wire [4:0] select,  // 选择信号，范围从0到3，决定输出来自哪个输入
    input wire [4:0] inputs,   // 输入信号，五个数据位
    output reg [4:0] output   // 输出信号
);

always @(*) begin
    case(select)
        5'b0: output = inputs[0];     // 当select=0时，output取inputs[0]
        5'b1: output = inputs[1];
        5'b2: output = inputs[2];
        5'b3: output = inputs[3];
        default: output = 5'b0;       // 如果select不在上述范围内，则输出默认为0
    endcase
end

// 其他必要的端口声明和连接
endmodule

在这个例子中，`select`信号决定了选择哪个输入作为输出，而`inputs`是一个向量，包含了所有四个输入。`output`是模块的输出，它的值由`select`决定。