用vhdl设计：输入八位十六进制数分别显示在八位数码管上其中，右起第二位和第八位有小数点第五位不显示。显示方式动态扫描显示，且送到数码管上的数据编码必须是8段译码输出。有复位输入端，复位时不扫描显示，只右起第一个数码管上静态显示第1个数。 写出vhdl程序代码

在VHDL中设计这样一个显示系统，我们需要定义模块、信号、过程以及组合逻辑。以下是简化的VHDL代码示例：

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity DisplayHex is
    Port (
        -- 输入端口
        HexInput : in std_logic_vector(7 downto 0);
        DecimalPoint : in std_logic; -- 小数点信号
        NoFifthDigit : in std_logic; -- 第五位不显示的信号
        Reset : in std_logic; -- 输出端口
        DigitOutput : out std_logic_vector(7 downto 0) -- 8位数码管输出
    );
end DisplayHex;

architecture Behavioral of DisplayHex is
begin
    process(HexInput, DecimalPoint, NoFifthDigit, Reset, DisplayEnable)
        variable ShiftVal : integer range 0 to 7 := 0;
    begin
        if Reset = '1' then
            DigitOutput <= "00000000"; -- 第1个数字显示
        else when Rising_edge(DisplayEnable) and Reset = '0' loop
            -- 移位并处理小数点和第五位
            case ShiftVal is
                when 0 | 7 =>
                    ShiftVal := (ShiftVal + 1) mod 8;
                when 1 |
                     5 => -- 如果不在第五位或有小数点，则跳过
                    if DecimalPoint = '0' and Not NoFifthDigit then
                        ShiftVal := (ShiftVal + 1) mod 8;
                    end if;
                when others =>
                    ShiftVal := (ShiftVal + 1) mod 8;
            end case;
            
            -- 根据移位结果生成8段译码输出
            DigitOutput(ShiftVal downto ShiftVal) <= HexInput(ShiftVal downto ShiftVal);

            -- 刷新数码管显示
            ShiftVal := (ShiftVal + 1) mod 8;
        end loop;
    end if;
    end process;
end Behavioral;

-- 其他辅助部分如译码器和驱动器需要在这里添加，这里仅提供基础流程

这个代码给出了基本的设计思路，包括状态机处理输入数据和控制数码管的显示。实际应用中，可能还需要结合具体的译码器电路和数码管驱动电路。