systemverilog如何遍历联合数组

在SystemVerilog中，联合数组可以通过以下方式进行遍历：

union {
  logic [31:0] int_val;
  logic [7:0] byte_val[4];
} my_union[10];

for(int i = 0; i < 10; i++) begin
  for(int j = 0; j < 4; j++) begin
    my_union[i].byte_val[j] = $random;
  end
end

foreach(my_union[i]) begin
  $display("int_val = %0d", my_union[i].int_val);
  foreach(my_union[i].byte_val[j]) begin
    $display("byte_val[%0d] = %0d", j, my_union[i].byte_val[j]);
  end
end

上面的例子中，我们定义了一个联合数组 `my_union`，其中每个元素都包含一个 `int_val` 和一个 `byte_val` 数组。在第一个 `for` 循环中，我们使用 `$random` 函数随机生成了 `byte_val` 数组的值。接下来，在 `foreach` 循环中，我们遍历了整个 `my_union` 数组，并分别输出了 `int_val` 和 `byte_val` 数组的值。注意，`foreach` 循环只能用于遍历数组元素，而不能用于遍历数组的索引。