SV中typedef enum int

SV（SystemVerilog）中也不支持在 enum 关键字后面跟 int 类型。在 SV 中，enum 用于定义枚举类型，它的语法如下：

typedef enum {
    ENUM_CONST1,
    ENUM_CONST2,
    ENUM_CONST3
} my_enum;

在这个例子中，我们定义了一个枚举类型 my_enum，它包含了三个枚举常量 ENUM_CONST1、ENUM_CONST2 和 ENUM_CONST3。注意，在 SV 中，枚举常量的默认类型是 int，但是你也可以显式地指定枚举常量的类型，例如：

typedef enum int {
    ENUM_CONST1 = 1,
    ENUM_CONST2 = 2,
    ENUM_CONST3 = 3
} my_int_enum;

在这个例子中，我们定义了一个枚举类型 my_int_enum，它包含了三个枚举常量 ENUM_CONST1、ENUM_CONST2 和 ENUM_CONST3，它们的值分别为 1、2 和 3，类型为 int。