组合逻辑输出随输入变化，裁判松开按键，指示灯的状态丢失。本周设计时序逻辑举重裁判电路，能记忆输出状态。 四个按键分别做主裁判A、副裁判B、副裁判C、复位RESET。裁判按过按键后，指示灯的状态会保持，按复位键所有的指示灯熄灭，等待裁判再次按键。写出其fpga相关代码。

以下是使用Verilog HDL编写的举重裁判电路的代码：

module weightlifting_referee(
    input clk,
    input rst,
    input a,
    input b,
    input c,
    input reset,
    output reg led
);

reg [2:0] state; // 状态寄存器，用于存储当前指示灯状态

always @(posedge clk or posedge rst) begin
    if (rst) begin // 复位时，将状态寄存器清零，同时关闭指示灯
        state <= 0;
        led <= 0;
    end else begin
        case (state) // 根据当前状态进行状态转移
            0: if (a) state <= 1; // 主裁判A按下，进入状态1
            1: if (b) state <= 2; // 副裁判B按下，进入状态2
            2: if (c) state <= 3; // 副裁判C按下，进入状态3
            3: if (reset) state <= 0; // 复位键按下，回到状态0
        endcase
        
        case (state) // 根据当前状态控制指示灯
            0: led <= 0; // 熄灭指示灯
            1: led <= 1; // 点亮1号指示灯
            2: led <= 2; // 点亮2号指示灯
            3: led <= 3; // 点亮3号指示灯
        endcase
    end
end

endmodule

在以上代码中，我们使用了一个状态寄存器 `state` 来记录当前的指示灯状态，采用了有限状态机的思想进行状态转移和控制指示灯。通过 `case` 语句实现了对每个按键的检测和状态转移，同时根据当前状态控制指示灯的状态。

需要注意的是，由于 `led` 是输出端口，因此需要使用 `output reg` 来声明其为可寄存的输出信号。