[DRC PDRC-182] PLL_adv_ClkFrequency_div_no_dclk: The computed value 666.667 MHz (CLKIN_PERIOD, net nfc_clk) for the VCO operating frequency of the PLL site PLL_X0Y11 (cell design_1_wrapper_i/design_1_i/nfc_8ch_v_wrapper_1/inst/ch0_dqs_inst/inst/top_inst/clk_rst_top_inst/clk_scheme_inst/GEN_PLL_IN_IP_USP.plle4_adv_pll0_inst) falls outside the operating range of the PLL VCO frequency for this device (750.000 - 1500.000 MHz). The computed value is (CLKFBOUT_MULT * 1000 / (CLKIN_PERIOD * DIVCLK_DIVIDE)). Please adjust either the input period CLKIN_PERIOD (12.000000), multiplication factor CLKFBOUT_MULT (8) or the division factor DIVCLK_DIVIDE (1), in order to achieve a VCO frequency within the rated operating range for this device.

这是一条PDRC错误信息，指出PLL_X0Y11的VCO操作频率为666.667 MHz，超出了此设备PLL VCO频率的操作范围750.000-1500.000 MHz。要解决此问题，需要调整输入周期CLKIN_PERIOD（12.000000）、乘法因子CLKFBOUT_MULT（8）或除法因子DIVCLK_DIVIDE（1），以实现在此设备的额定操作范围内的VCO频率。

相关问题

[DRC PDRC-34] MMCM_adv_ClkFrequency_div_no_dclk: The computed value 500.000 MHz (CLKIN1_PERIOD, net clk_in1_clk_wiz_main) for the VCO operating frequency of the MMCME2_ADV site MMCME2_ADV_X1Y5 (cell clk_wiz_main_inst/inst/mmcm_adv_inst) falls outside the operating range of the MMCM VCO frequency for this device (600.000 - 1440.000 MHz). The computed value is (CLKFBOUT_MULT_F * 1000 / (CLKINx_PERIOD * DIVCLK_DIVIDE)). Please run update_timing to update the MMCM settings. If that does not work, adjust either the input period CLKINx_PERIOD (10.000000), multiplication factor CLKFBOUT_MULT_F (5.000000) or the division factor DIVCLK_DIVIDE (1), in order to achieve a VCO frequency within the rated operating range for this device.如何解决

这个错误信息表明，您的设计中使用的时钟频率计算值超出了Xilinx器件的MMCM VCO频率的操作范围。具体来说，计算得到的VCO操作频率为500.000 MHz，而该器件的MMCM VCO频率的操作范围为600.000 - 1440.000 MHz。

要解决这个问题，有几种可能的方法：

1. 更新MMCM设置：按照错误信息中提到的建议，可以运行"update_timing"命令来更新MMCM设置。这个命令会根据当前的时钟约束和时序分析结果，自动调整MMCM的参数以确保VCO频率在操作范围内。

2. 调整输入周期：您可以尝试调整输入时钟的周期(CLKINx_PERIOD)，使得计算得到的VCO频率在操作范围内。根据错误信息，当前的输入周期为10.000 ns。您可以根据需要适当增加或减小该值，然后重新运行时序分析和生成比特流文件。

3. 调整乘法因子和除法因子：另一个调整的选项是修改乘法因子(CLKFBOUT_MULT_F)和除法因子(DIVCLK_DIVIDE)。您可以根据实际需求适当增加或减小这两个因子的值，以使得计算得到的VCO频率在操作范围内。

需要注意的是，调整这些参数可能会对设计的时序和性能产生影响，因此在进行更改之前，建议您仔细评估和分析设计的需求和约束。另外，确保您的时钟源和外部电路也能够支持所需的时钟频率范围。

如果上述方法仍然无法解决问题，建议您参考Xilinx官方文档、用户指南和相关社区资源，以获取更详细的指导和支持。

drc pdrc-34

DRC PDRC-34是指一种具有高性能和稳定性的电流差动保护装置。它通常用于高压电力系统中的发电机、变压器和输电线路等设备的保护。

DRC PDRC-34基于差动定向原理，能够快速检测设备内部电流的差异，并实时判断设备是否存在故障。该装置采用了先进的电子技术，具有灵敏的信号处理和精确的动作判据，能够准确地判断故障位置，并及时采取保护措施，防止故障进一步扩大。

DRC PDRC-34具有多种保护功能，如差动保护、过流保护、短路保护等，能够全方位地保护设备的安全运行。它还具有远距离通信功能，可以与远端设备进行联动，实现远程监测和控制，提供更加便捷的操作方式。

此外，DRC PDRC-34还采用了模块化设计，方便安装和维护。它具备自动校对功能，能够根据环境变化自动调整参数，保证装置的稳定性和准确性。

总的来说，DRC PDRC-34是一种先进的电流差动保护装置，具有高性能和稳定性。它在电力系统中发挥着重要的作用，能够保护设备免受故障的影响，确保电力系统的安全和稳定运行。