verilog寄存器数组赋值

在 Verilog 中，可以使用花括号来初始化寄存器数组，例如：

reg [7:0] my_array [0:3];
initial begin
my_array = '{8'h11, 8'h22, 8'h33, 8'h44};
end

这将把 my_array 的四个元素分别初始化为 0x11、0x22、0x33 和 0x44。如果要在运行时给寄存器数组赋值，可以使用类似于下面的语法：

my_array[0] = 8'h55;
my_array[1] = 8'h66;
my_array[2] = 8'h77;
my_array[3] = 8'h88;

这将把 my_array 的四个元素分别赋值为 0x55、0x66、0x77 和 0x88。