用verilog实现sha1算法

实现SHA1算法需要以下几个步骤：

1. 将输入消息进行填充，使其长度为512位的整数倍。填充规则为在消息末尾添加一个1，然后添加若干个0，直到消息长度为448位。再在末尾添加一个64位的整数，表示消息的原始长度（单位为bit）。

2. 将填充后的消息划分为若干个512位的块，每个块包含16个32位的字。

3. 对每个块进行以下操作：

* 将块划分为16个32位的字。
* 对字进行扩展，扩展为80个32位的字。
* 初始化5个32位的寄存器A、B、C、D、E，分别为：
A = 0x67452301
B = 0xEFCDAB89
C = 0x98BADCFE
D = 0x10325476
E = 0xC3D2E1F0
* 进行80轮迭代，每轮迭代对寄存器进行更新，更新公式为：
T = (A << 5) + f(t, B, C, D) + E + W[t] + K[t/20]
E = D
D = C
C = B << 30
B = A
A = T
其中f(t, B, C, D)为一个函数，根据t的值不同，f的计算公式也不同。W[t]表示扩展后的字，K[t/20]为常量，根据t的值不同，K的取值也不同。
* 将更新后的A、B、C、D、E分别加到最终的摘要值中。

4. 最终的摘要值即为SHA1算法的输出。

在Verilog中，可以使用模块化设计的思想，将SHA1算法分为多个模块，每个模块实现一个功能，然后将这些模块组合起来实现SHA1算法。

比如，可以使用一个模块来实现填充功能，一个模块来实现分块功能，一个模块来实现扩展功能，一个模块来实现迭代更新功能，一个模块来实现寄存器的初始化和更新功能，一个模块来实现常量K的取值等等。

具体实现时，需要根据Verilog语言的语法和规范，编写相应的代码实现以上功能。