vhdl 正弦波代码

VHDL (VHSIC Hardware Description Language) 是一种用于描述数字系统行为的高级硬件描述语言。在VHDL中，你可以创建模块来生成正弦波信号，通常会用到数学库中的三角函数。以下是一个简单的VHDL代码片段，展示了如何使用过程或包来生成正弦波：

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity sin_generator is
    Port ( 
        clk      : in  STD_LOGIC; -- 主时钟
        freq     : in  REAL; -- 正弦波频率 (Hz)
        output   : out STD_LOGIC_VECTOR (N-1 downto 0); -- N位正弦波输出
    );
end sin_generator;

architecture Behavioral of sin_generator is
    signal phase : REAL range 0.0 to 2.0 * PI; -- 相位计
begin
    process(clk)
    begin
        if rising_edge(clk) then
            phase := phase + 2.0 * PI / freq; -- 更新相位
        end if;
        
        -- 使用三角函数生成正弦波
        for i in output'range loop
            output(i) <= std_logic_vector(to_unsigned(signed(phase) * 2**N, N));
        end loop;
    end process;
end Behavioral;
--