vivado如果testbench要显示中间变量怎么写

在Vivado的System Verilog Testbenches中，如果你想在仿真过程中查看中间变量的值，你可以使用`$display`命令或者`printf`函数。这里是一个简单的例子：

// 定义中间变量
reg [7:0] myVariable;

initial begin
    // 创建一个无限循环，以便模拟可以持续运行
    forever begin
        // 设置中间变量的值
        myVariable = 42;  // 这只是一个示例，你可以替换为你需要测试的实际操作

        // 使用$display打印中间变量的值
        $display("Current value of myVariable: %d", myVariable);

        // 或者使用printf
        printf("myVariable: %d\n", myVariable);
        
        // 等待一段时间，以便观察变量变化
        #5;  // 指令表示等待5纳秒，可以根据需要调整时间间隔
    end
end

在这个例子中，每次设置完`myVariable`的值后，它就会立即显示出来。如果你想要在特定条件下显示，可以在相应的操作之后添加这个展示代码。