使用systemverilog写一个pid算法控制pwm占空比，要求占空比可以跟随一个目标值

在SystemVerilog中编写PID（Proportional Integral Derivative）控制器用于调整PWM（Pulse Width Modulation）信号的占空比，通常需要以下几个步骤：

module pid_controller (
    input real target_val,     // 目标值输入
    output reg real pwm_duty,   // PWM输出的占空比
    parameter real kp = 0.5,     // 比例增益
    parameter real ki = 0.1,     // 积分增益
    parameter real kd = 0.01,    // 微分增益
    parameter real sample_time = 1e-6 // 更新周期时间
);

// PID函数计算新的误差积分导数
function real calculate_pid(real error);
    return kp * error + ki * integral(error) + kd * derivative(error);
endfunction : calculate_pid

// 内部变量
real prev_error, integral, last_derivative;

// 更新过程
always @(posedge clk or posedge reset_n) begin
    if (~reset_n) begin
        integral <= 0;
        last_derivative <= 0;
    end else begin
        real current_error = target_val - pwm_duty;
        integral += current_error * sample_time;
        
        // 微分计算，注意对连续系统的处理可能会涉及滑动窗口
        real derivative = (current_error - prev_error) / sample_time;
        last_derivative = derivative;

        pwm_duty += calculate_pid(current_error);
        prev_error = current_error;
    end
end

// 输出PWM占空比
assign pwm_out = pwm_duty;

endmodule : pid_controller