简易数字信号传输性能分析仪

简易数字信号传输性能分析仪是一个用来测试数字信号传输性能的设备。它包括数字信号发生器、低通滤波器和伪随机信号发生器等组件。数字信号发生器产生数字信号和相应的时钟信号，经过滤波器滤波后的信号作为输出信号。伪随机信号发生器产生伪随机信号，与经过电容的信号相加后作为数字信号分析电路的输入信号。数字信号分析电路输出信号和提取的同步信号。\[1\]

基本要求包括设计并制作一个数字信号发生器，其中数字信号为m序列，数据率为10~100kbps，输出信号为TTL电平。此外，还要求预留测试端口。\[1\]

在完成基本要求时，数字信号发生器的时钟信号送给数字信号分析电路，而在完成发挥部分时，时钟信号不允许送给数字信号分析电路。\[2\]

数字信号发生器和数字信号分析电路各自制作一块电路板，并且要求眼图显示可以使用示波器或自制的显示装置。\[2\]

根据给定的特征多项式，采用线性移位寄存器发生器来产生m序列。低通滤波器要求使用模拟电路实现。\[2\]

在10kbps的传输速率下，传输1bit所需要的时间为，所以数字信号产生的时钟周期为。FPGA采用50MHZ的晶振，所以一个时钟周期为20ns。根据计数器的方式产生数字发生器所需要的时钟，设计数器为x，满足相应的式子。\[3\]
#### 引用[.reference_title]
- *1* *2* [简易数字信号传输性能分析仪“眼图”](https://blog.csdn.net/qq_41120409/article/details/90171451)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^control_2,239^v3^insert_chatgpt"}} ] [.reference_item]
- *3* [数字信号分析仪](https://blog.csdn.net/weixin_30701575/article/details/95267695)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^control_2,239^v3^insert_chatgpt"}} ] [.reference_item]
[ .reference_list ]