交通灯verilog代码

在Verilog HDL中编写一个简单的交通灯控制器代码示例是一个常见的模拟行为模型练习。这里我们假设有三个信号表示红绿黄三种颜色的交通灯，以及一个计数器用于切换灯的状态。下面是一个简化的交通灯控制模块的代码：

module traffic_light (
    input wire clk,      // 主时钟
    input wire start,     // 启动信号
    output reg [2:0] light_state // 交通灯状态（0红、1绿、2黄）
);

// 状态机变量
localparam IDLE = 3'b000;
localparam RED = 3'b001;
localparam GREEN = 3'b010;
localparam YELLOW = 3'b011;

reg state;         // 当前状态

always @(posedge clk) begin
    if (start) begin
        state <= IDLE;   // 启动时默认为IDLE
    end else if (state == IDLE) begin
        case(state)
            IDLE: state <= RED after 1ns;       // 转换到红灯
            RED: state <= GREEN after 5ns;       // 红灯5秒后变绿
            GREEN: state <= YELLOW after 2ns;    // 绿灯2秒后变黄
            YELLOW: state <= IDLE after 1ns;    // 黄灯1秒后变为待命
        endcase
    end
end

assign light_state = state;   // 输出当前灯光状态

endmodule