5.某机器中，地址空间由 0000H-1FFFH 的 ROM 区域和起始地址为 6000H 的 40K×8 位 RAM 区域构成。现有 8K×4 位的 RAM 芯片（有 CS 和 WE 控制端，均低有效）、8K×8 位的 ROM 芯片（有 CS 控制端，低有效） 和 74LS138（3-8 译码器，输出低有效；有 3 个使能端）；CPU 的地址 总线为 A15-A0，数据总线为 D7-D0，控制信号为 R/W (高为读，低为 写)，MREQ (访存，低有效)。要求： 1） 画出地址空间示意图。 2） 画出 ROM 与 RAM 同 CPU 连线图。

1）地址空间示意图如下：

0000H ─────┐
           │
           │ ROM
           │
1FFFH ─────┘
2000H ─────┐
           │
           │
           │
           │ RAM
           │
7FFFH ─────┘

2）ROM 和 RAM 同 CPU 连线图如下：

   +───────────+
   │           │
   │  74LS138  │
   │           │
   +────┬──────+
        │
   +────v──────+             +────+
   │           │             │    │
   │   ROM     │             │CPU │
   │           │             │    │
   +────┬──────+             +────+
        │                       │
        │                       │
        │                       │
   +────v──────+             +────+
   │           │             │    │
   │   RAM     │             │    │
   │           │             │    │
   +───────────+             +────+

其中，CPU 的地址总线 A15-A0 与 74LS138 的输入端相连，74LS138 的输出端分别与 ROM 和 RAM 的 CS 控制端相连；CPU 的数据总线 D7-D0 与 ROM 和 RAM 的数据总线相连；CPU 的 R/W 控制信号与 ROM 和 RAM 的 WE 控制端相连；CPU 的 MREQ 控制信号与 ROM 和 RAM 的 CS 控制端相连。