首页假设某机器中配有地址空间为0000H~3FFFH的ROM区，再用8K×8位的芯片构成40K×16位的RAM区，起始地址为6000H。CPU地址总线16根、数据总线16根。问： (1) 如何设计地址译码方案? (2) 画出芯片构建RAM的框图。 (3) 画出ROM及RAM与CPU的连接框图。

假设某机器中配有地址空间为0000H~3FFFH的ROM区，再用8K×8位的芯片构成40K×16位的RAM区，起始地址为6000H。CPU地址总线16根、数据总线16根。问： (1) 如何设计地址译码方案? (2) 画出芯片构建RAM的框图。 (3) 画出ROM及RAM与CPU的连接框图。

时间: 2024-02-06 17:10:18 浏览: 203

是林美华老师的学生，就直接冲！RAM的实验内容

是林美华老师的学生，就直接冲！ RAM的实验内容： 7.某机器中，已知配有一-个地址空间为0000H~ 3FFFH的ROM区域。现在再用一个RAM芯片(8Kx 8)形成40Kxl6位的RAM区域，起始地为6000H。假设RAM芯片有cs和WE信号控制端。CPU的地址总线为A15~Ao,数据总线为D15~Do,控制信号为R/W (读/写), MREQ (访存)，要求: (1)画出地址译码方案。 (2)将ROM与RAM同CPU连接。 (1)由于RAM芯片的容量是8Kx8,要构成40K*16的RAM区域，共需要40K x16_=5x 2=10片分为5组，每组2片; 8K=213,故低位地址为13位: A12 8Kx8 每组的2片位并联，进行字长的位扩展有5组RAM芯片，故用于组间选择的译码器使用3:8译码器，用高3位地址A15~A13作译码器的选择输入信号注：RAM1~RAM5各由2片8K×8芯片组成，进行字长位扩展各芯片组内部的单元地址是A12~Ao由全0到全1

(1) 设计地址译码方案： ROM区的地址范围是0000H~3FFFH，通过地址线A15=0可以确定访问的是ROM区。RAM区的地址范围是6000H~9FFFH，通过地址线A15=1并且A14=1可以确定访问的是RAM区。因此，可以使用一个74138译码器来实现地址译码。将地址线A15连接到译码器的G1端口，将地址线A14连接到译码器的A端口，将译码器的Y0~Y7端口分别连接到ROM区和RAM区的CS端口。 (2) 芯片构建RAM的框图： ``` +--------+ A15 ---| | A14 ---| | A13 ---| | A12 ---| | A11 ---| | A10 ---| | A9 ---| | A8 ---| | | 74138 | A7 ---| |--- CS (RAM) A6 ---| | A5 ---| | A4 ---| | A3 ---| | A2 ---| | A1 ---| | A0 ---| | +--------+ +-------+ A15 -----| | A14 -----| | A13 -----| | A12 -----| | A11 -----| | A10 -----| | A9 -----| | A8 -----| | | RAM | A7 -----| | A6 -----| | A5 -----| | A4 -----| | A3 -----| | A2 -----| | A1 -----| | A0 -----| | +-------+ ``` (3) ROM及RAM与CPU的连接框图： ``` +-----+ +-----| ROM | | +-----+ | | +------+ | | RAM | | +------+ +-----+ | | CPU |---+ +-----+ ```

阅读全文