Verilog 四位&

Verilog 中的四位 & 操作符表示逻辑与运算，它将两个四位二进制数的对应位进行与运算，输出一个四位的结果。例如，如果输入的两个四位二进制数分别是 A = 1010 和 B = 1100，那么它们的四位 & 运算结果为 C = 1000。具体实现方式如下：

module and_4bit(
    input [3:0] A,
    input [3:0] B,
    output [3:0] C
);

assign C = A & B;

endmodule

在这个例子中，我们定义了一个名为 and_4bit 的模块，它有两个四位输入 A 和 B，以及一个四位输出 C。在模块中，我们使用 assign 语句实现了对 C 的赋值操作，即将 A 和 B 进行逻辑与运算并将结果赋值给 C。注意，& 操作符可以直接用于 Verilog 中的向量类型，因此我们可以直接将 A & B 的结果赋值给 C。