用VHDL代码写异步模八计数器设计，由JK→T构成异步模八计数器为74LS138产生连续变化的地址信号;0 f1为连续脉冲CP，为便于视觉观察，输入频率一.般应为1-10Hz;Q2、Q1、Q0分别接到74138的地址端A2、A1、A0;

好的，下面是异步模八计数器的VHDL代码：

library ieee;
use ieee.std_logic_1164.all;

entity async_counter is
  port (
    CP : in std_logic;  -- 连续脉冲输入
    A0, A1, A2 : out std_logic;  -- 74138的地址输入
    Q0, Q1, Q2 : out std_logic  -- 异步模八计数器的输出
  );
end async_counter;

architecture behavioral of async_counter is
  signal temp : std_logic_vector(2 downto 0);  -- 用于异步模二计数器的中间变量
begin
  -- 异步模二计数器的代码
  process (CP, temp)
  begin
    if (CP = '1') then
      -- 异步加1功能
      if (temp = "111") then
        temp <= "000";
      else
        temp <= temp + 1;
      end if;
    end if;
  end process;

  -- 异步模八计数器的代码
  process (temp)
  begin
    case temp is
      when "000" =>
        A0 <= '0';
        A1 <= '0';
        A2 <= '0';
      when "001" =>
        A0 <= '1';
        A1 <= '0';
        A2 <= '0';
      when "010" =>
        A0 <= '0';
        A1 <= '1';
        A2 <= '0';
      when "011" =>
        A0 <= '1';
        A1 <= '1';
        A2 <= '0';
      when "100" =>
        A0 <= '0';
        A1 <= '0';
        A2 <= '1';
      when "101" =>
        A0 <= '1';
        A1 <= '0';
        A2 <= '1';
      when "110" =>
        A0 <= '0';
        A1 <= '1';
        A2 <= '1';
      when "111" =>
        A0 <= '1';
        A1 <= '1';
        A2 <= '1';
    end case;
  end process;

  -- 将异步模二计数器的输出接到异步模八计数器的输出
  Q0 <= temp(0);
  Q1 <= temp(1);
  Q2 <= temp(2);
end behavioral;

以上代码实现了异步模八计数器的功能，其中异步模二计数器的代码用于实现异步加1功能和异步复位功能。在异步模八计数器中，根据异步模二计数器的输出值来控制74138的地址输入。最后，将异步模二计数器的输出接到异步模八计数器的输出端口，输出Q2、Q1、Q0用于控制需要控制的设备。