帮我在vivado中自定义一个2D中值滤波的IP核，我需要完整的核心代码和测试代码

在Vivado HLS (High-Level Synthesis) 中创建一个自定义的2D中值滤波IP核，你需要使用HLS C++或SystemVerilog语言编写设计模块。这是一个基本步骤概述：

1. **项目设置**：
- 打开Vivado HLS工具，选择“New Project”。
- 选择一个合适的模板，如C/C++或SystemVerilog。

2. **头文件和接口声明**：
创建`my_median_filter.h` 或 `median_filter.sv`，用于声明接口。例如，你可以定义输入和输出数据类型，以及宽度等信息：

   // C++
   #ifndef MY_MEDIAN_FILTER_H
   #define MY_MEDIAN_FILTER_H

   struct MedianFilterParams {
       int width;
       int height;
   };

   extern "C" void median_filter(
       const MedianFilterParams* params,
       float in[], // 输入数据
       float out[], // 输出数据
       uint8_t* done // 完成标志
   );

   #endif

3. **实现代码**：
使用HLS描述符编写核心过滤算法，这里是一个简化的例子：

   // C++
   #include "my_median_filter.h"

   void median_filter_func(float in[], float out[], uint8_t* done, ...); // 实现函数

   #pragma HLS function interface ap_ctrl_none port=done
   #pragma HLS function interface axis float port=in reset=0 sync=none
   #pragma HLS function interface axis float port=out reset=0 sync=none

   void median_filter(const MedianFilterParams* params, float in[], ...)
   {
       median_filter_func(in, out, done, params->width, params->height);
   }

   // 省略详细的中值滤波算法实现

4. **验证**：
编写测试代码，在`test_median_filter.cpp`或`median_filter_tb.sv`中，模拟输入并验证输出结果。这部分通常使用随机数据生成和实际运行后的比较。

5. **综合与仿真**：
将你的设计添加到工程中，配置好编译选项和硬件平台，然后运行合成、实施和仿真流程。

6. **下载和部署**：
合成功能正常的IP块后，可以将其导出为硬件描述文件（如`.xci`），然后在Vivado的Project Navigator中将它导入到目标设计中。

请注意，以上代码简化了过程，实际实现可能涉及更复杂的内存管理、流水线调度等因素，并可能需要调整 pragmas 来优化硬件资源使用。完成这个任务可能需要对Vivado HLS和数字信号处理有深入理解。