FPGA四个LED灯同闪同灭代码使用vivado编写

在Vivado环境下编写FPGA控制四个LED灯同步闪烁或熄灭的代码，通常涉及到硬件描述语言(HDL)如Verilog或 VHDL 的设计。这里是一个简单的示例，假设我们使用的是Verilog：

module led_driver (
    input wire clk,     // 主时钟信号
    input wire reset,    // 外部复位信号
    output reg [3:0] led_data  // 控制LED的4位数据线
);

reg [7:0] counter;   // 计数器用于控制LED的亮灭周期

// 当系统复位或计数器清零时，LED关闭
always @(posedge clk or posedge reset) begin
    if (reset) begin
        counter <= 0;
        led_data <= 0;
    end else begin
        if (counter == 0) begin
            counter <= 8'd10;  // 设置初始周期为10次闪烁
            led_data <= 0;      // LED关闭
        } else begin
            counter <= counter - 1'b1;  // 每次计数减一
            if (counter < 8'd8) begin  // 如果未到最大周期，则保持当前状态
                led_data = {led_data[3:0], led_data[0]};
            end else begin
                counter <= 0;          // 到达最大周期，LED熄灭，开始新周期
                led_data <= 0;
            end
        end
    end
end

endmodule

在这个例子中，我们创建了一个模块`led_driver`，它有一个主时钟`clk`、一个外部复位信号`reset`以及一个输出寄存器`led_data`。内部包含一个计数器，当计数器达到10时，LED会依次点亮，然后熄灭。