vivado的URAT

Vivado是一款由Xilinx开发的用于FPGA设计和开发的集成化开发环境。关于Vivado中的UART，引用的内容提到了部分代码块和时序相关的信息。

在编码过程中，需要注意给部分寄存器赋初值，否则Vivado会报错。可以使用rst信号进行赋值，也可以在定义寄存器时直接赋初值。

UART是一种异步传输的接口，因此在保证数据传输正确性的情况下，UART采用16倍数据波特率的时钟进行采样。每个数据有16个时钟采样，取中间的采样值。接收数据时，当检测到数据的下降沿时，计数器开始计数，并根据计数值选择相应的采样值，包括数据位、奇偶位和停止位。

UART的连接方式是将TX与RX相连，这是最常用的连接方式，例如电脑上的USB接口。UART传输时的时序可以根据具体的应用需求进行配置。<span class="em">1</span><span class="em">2</span><span class="em">3</span>
#### 引用[.reference_title]
- *1* *2* *3* [FPGA学习之路—接口（1）—URAT Verilog程序设计](https://blog.csdn.net/qq_42334072/article/details/105862599)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 100%"]
[ .reference_list ]