vivado状态机实验

Vivado是一款FPGA开发工具，其中包括了状态机的设计和实现。下面是一个简单的状态机实验，帮助你了解Vivado中状态机的使用方法。

实验目标：

设计一个状态机，使得当按下按键时，LED灯闪烁。当松开按键时，LED灯停止闪烁。

实验步骤：

1. 创建一个Vivado工程，并添加一个Verilog文件。

2. 在Verilog文件中编写状态机代码。代码如下：

module state_machine(
    input clk, //时钟信号
    input rst, //复位信号
    input btn, //按键信号
    output reg led //LED灯信号
);

//定义状态
parameter IDLE  = 2'b00; //空闲状态
parameter BLINK = 2'b01; //闪烁状态

//定义状态转移条件
always @(posedge clk, posedge rst) begin
    if(rst) begin
        led <= 0;
        state <= IDLE;
    end else begin
        case(state)
            IDLE: begin
                if(btn) begin
                    state <= BLINK;
                end
            end
            BLINK: begin
                if(!btn) begin
                    state <= IDLE;
                end
            end
        endcase
    end
end

//定义状态动作
always @(posedge clk) begin
    case(state)
        IDLE: begin
            led <= 0;
        end
        BLINK: begin
            led <= ~led;
        end
    endcase
end

//定义初始状态
reg [1:0] state = IDLE;

endmodule

3. 在Vivado中创建一个新的IP，包含Verilog文件。

4. 在IP Integrator中添加状态机IP，并连接时钟、复位、按键和LED灯信号。

5. 生成bit文件，下载到FPGA板子上进行测试。

实验效果：

当按下按键时，LED灯会闪烁。当松开按键时，LED灯停止闪烁。