vivado定点数相乘

vivado定点数相乘可以通过将浮点数转化为定点数来实现。在FPGA中使用vivado时，需要将浮点型的系数转化为定点数。可以根据需求设置输出格式为定点数，位宽为16bit。相乘后，可以根据定点数的整数部分和小数部分的位数进行计算。根据给定的引用和引用的例子，可以得到9.167095184326171875作为结果。通过vivado进行定点数相乘后的结果与原计算值之间的差距非常小。