quartus2流水灯代码

Quartus II是 Altera 公司的一款 FPGA/ASIC 集成设计环境，主要用于FPGA的设计和编程。在 Quartus II 中实现流水灯（LED灯逐个亮灭）的代码通常涉及到 Verilog 或 VHDL 语言，这两种是硬件描述语言，用于描述数字电路的行为。

以下是一个简单的 Quartus II Verilog 代码示例，演示如何使用异步置位来实现流水灯：

module led_blinker(
    input wire clk,       // 时钟信号
    input wire enable,    // 控制信号，当为高时开始闪烁
    output reg [7:0] leds // 8个LED，连接到FPGA相应管脚
);

// 设置LED灯闪烁频率
integer delay_counter;

always @(posedge clk) begin
    if (enable) begin
        if (delay_counter == 0) begin
            delay_counter = 7;   // 从第一个LED亮起开始计数
            leds <= 1'b1;     // 开始点亮第一个LED
        end else begin
            leds[delay_counter-1] <= 1'b0; // 关闭当前亮着的LED
            delay_counter <= delay_counter - 1;  // 下一个LED亮起
            if (delay_counter == 0) begin
                delay_counter = 7;  // 闪烁周期结束，回到开始
            end
        end
    end else begin
        leds <= 8'b0;      // 当disable为低时，所有LED关闭
        delay_counter <= 0;
    end
end

endmodule