存储器 第1关：寄存器文件本关任务：设计一个寄存器文件，它由8个8位寄存器构成，采用异步读，同步写的访问方式。实验代码

存储器的第一关通常涉及理解寄存器的工作原理和基本设计。在这个任务中，你需要创建一个简单的寄存器文件，包含8个8位寄存器。这个寄存器文件的特点是支持异步读取（即数据可以随时被读出，不需要等待某个特定信号），但是写操作需要是同步的（意味着数据写入前必须先得到时钟信号确认）。

设计步骤大致如下：

1. 定义寄存器结构：你可以创建一个8个字段的数据结构，每个字段代表一个8位寄存器，如 `struct RegisterFile { uint8_t reg0, reg1, ..., reg7; }`。

2. 异步读操作：对于每个寄存器，添加一个独立的输入端口（例如，reg0_read、reg1_read等），当该输入接收到请求时，立即返回对应的寄存器值。这通常通过硬件触发的中断或查询状态来实现。

3. 同步写操作：为每个寄存器提供一个单独的写入端口（reg0_write、reg1_write等）。当写入请求到来时，系统会检查当前是否处于空闲状态（比如下一个时钟周期开始），然后更新寄存器的值，并发出一个信号确认写操作完成。

4. 实现控制逻辑：编写控制单元，负责管理读写操作的时序，确保读操作在任何时候都可以进行，而写操作则需要在一个有效的时钟周期内发生。

5. 编程示例：虽然你提到的是实验代码，但在实际的编程语言（如Verilog HDL或SystemVerilog）中，你会写出初始化寄存器、处理读写请求以及控制信号的状态机部分。这里只是一个简化的伪代码框架：

// 假设这是一个硬件描述语言的伪代码
RegisterFile register_file = {
    .reg0 = 0x00, // 初始化为默认值
    ...
};

void main() {
    while (true) {
        if (read_request(reg0)) {
            // 异步读取 reg0
            data_out = register_file.reg0;
        }
        if (write_request(reg0, data_in)) {
            // 检查并行写允许，然后同步写入 reg0
            register_file.reg0 = data_in;
            write_complete();
        }
        clock_tick(); // 等待下一次时钟周期
    }
}