Verilog随机数

在 Verilog 中，可以通过 $random 函数生成随机数。$random 函数会返回一个 $32$ 位的随机数，可以通过参数指定随机数的范围。

例如，要生成 $0$ 到 $10$ 之间的随机数，可以使用以下代码：

reg [3:0] rand_num;

initial begin
    rand_num = $random % 11;
end

其中，% 表示取模运算，$random % 11 会生成 $0$ 到 $10$ 之间的随机数。这里使用了一个 $4$ 位的寄存器 rand_num 来存储生成的随机数。

需要注意的是，$random 函数是在仿真过程中生成随机数，而不是在硬件中生成。在硬件中需要使用特殊的电路实现随机数生成。