Xilinx FPGA原语

Xilinx FPGA原语是指Xilinx公司针对其器件特征开发的一系列常用模块，用户可以将其看成Xilinx为用户提供的库函数，类似于C中的关键字。原语代表FPGA中实际拥有的硬件逻辑单元，如LUT，D触发器，RAM等。在实现过程中，需要将设计单元转译为目标器件中的基本元件，否则无法实现。原语可以直接例化使用，是最直接的代码输入方式。Xilinx公司提供的原语按功能分为计算组件、I/O端口组件、寄存器和锁存器、时钟组件、处理器组件、移位寄存器、配置和检测组件、RAM/ROM组件、Slice/CLB组件以及G比特收发器组件。
其中，计算组件包括DSP48核，也被称为硬件乘法器。它是Xilinx FPGA原语的一种，功能为进行计算。
另外，FPGA设计中的时钟信号如果不是由FPGA芯片的专用时钟pin引入，通常需要在FPGA内部连接到时钟树资源上。这样做是为了避免时序问题影响逻辑行为。
还有一种原语是BUFMUX，它是全局时钟复用器，用于选择两个输入时钟中的一个作为全局时钟。BUFMUX的功能可以通过选择信号来实现。它在综合结果分析中和同类原语BUFMUX1有相似的RTL级结构。<span class="em">1</span><span class="em">2</span><span class="em">3</span>
#### 引用[.reference_title]
- *1* *3* [Xilinx公司原语的使用方法](https://blog.csdn.net/phenixyf/article/details/42874011)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"]
- *2* [Xilinx原语的使用](https://blog.csdn.net/qq_45776815/article/details/129262416)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"]
[ .reference_list ]