用vhdl语言，用数据流描述法写一个四位全加器

在VHDL中，使用数据流描述法（Data Flow Architecture, DFA）编写一个四位全加器，我们可以定义一组输入、输出以及它们之间的连接。这里是一个简单的例子：

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity FourBitAdder is
    Port ( A : in std_logic_vector(3 downto 0);
           B : in std_logic_vector(3 downto 0);
           Cin : in std_logic;
           Sum : out std_logic_vector(3 downto 0);
           Cout : out std_logic);
end FourBitAdder;

architecture Behavioral of FourBitAdder is
begin
    process(A, B, Cin)
        variable Sum_int : integer range 0 to 15; -- 四位二进制数值临时变量
    begin
        Sum_int <= A + B * 2**4 + Cin * 2**7; -- 全加计算
        Sum <= std_logic_vector(Sum_int); -- 将整数转换为std_logic_vector
        Cout <= Sum_int(3); -- 输出进位
    end process;
end Behavioral;

--