按键启停需用到边缘检测，在Verilog中用三级寄存器级联的方式实现边沿检测，最后要输出检测状态

在Verilog硬件描述语言中，按键启停功能通常涉及对输入信号的边缘检测，以便于触发相应的操作。通过三级寄存器级联的设计，可以捕捉并确认输入信号的上升沿或下降沿，这是因为一级寄存器用于暂存当前值，第二级寄存器则比较前一周期和当前周期的值，如果变化就表示有边沿，而第三级寄存器则是为了稳定状态，防止因噪声引起的误检测。

以下是基本步骤：

1. **第一级寄存器** (预置)：每次钟周期结束时，将输入信号复制到这个寄存器，这是对原始信号的直接保存。

   always @(posedge clk or negedge resetn) begin
      if (!resetn) // 当复位有效时
         first_reg <= input;
      else
         first_reg <= last_reg; // 否则保持不变
   end

2. **第二级寄存器** (比较)：检查第一级寄存器的内容是否与上一次改变，如果有变化，则存储新的值，并设置一个标志位表示边沿检测。

   always @(posedge clk or negedge resetn) begin
      if (!resetn)
         second_reg <= first_reg;
      else
         second_reg <= last_second_reg;
      
      if (first_reg != second_reg) // 边缘检测条件
         edge_detected <= 1'b1; // 标记边沿发生
   end

3. **第三级寄存器** (稳定状态)：用于最终结果的输出，确保边沿检测的稳定性，不会因为噪声导致瞬间的快速切换。

   always @(posedge clk or negedge resetn) begin
      if (!resetn)
         final_status <= edge_detected;
      else
         final_status <= last_final_status;
   end