verilog 移位

### Verilog 中移位操作的使用方法

在硬件描述语言Verilog中，移位操作对于实现各种算法至关重要。针对不同类型的移位需求——逻辑移位和算术移位，在编写代码时需注意选用恰当的方式。

#### 逻辑移位 vs 算术移位

当涉及到无符号整数运算时，通常采用的是逻辑移位器；而对于有符号整数，则倾向于应用算术移位器[^1]。两者的主要差异体现在处理数据溢出以及符号位保持方面：

- **逻辑移位**：无论是向左还是向右移动比特序列，都会用0填充新腾出来的位置；
- **算术移位**：仅限于右侧移位（即除法），左侧移位与逻辑相同。但在执行右移时会复制最左边的比特（符号位）到所有新增加的位置上，从而维持数值原有的正负属性[^3]。

#### 实现方式

为了展示这两种不同的行为模式，下面给出一段简单的Verilog模块定义，分别实现了逻辑移位和算术移位的功能。

module shifter (
    input wire [4:0] data_in,      // 输入信号
    output reg [4:0] logic_shifted,// 输出经过逻辑移位后的结果
    output reg [4:0] arith_shifted // 输出经过算术移位后的结果
);

always @(*) begin : shift_process
    // 执行一次逻辑右移
    logic_shifted = {data_in[4], data_in[4:1]};
    
    // 对于算术右移来说，
    // 如果最高有效位(MSB)为'1', 则填入更多的'1'
    // 若MSB='0'，则如同逻辑移位一样填补‘0’
    case (data_in[4])
        1'b0: arith_shifted = {{4{1'b0}}, data_in[4]};
        default: arith_shifted = {{4{1'b1}}, data_in[4]};
    endcase
    
end : shift_process

// 左移操作相对简单得多，因为无论哪种情况都只是往右边添零即可。
assign logic_left_shifted = {data_in << 1}; 
assign arith_left_shifted = {data_in << 1};

endmodule

这段程序展示了如何通过组合电路完成基本的单次移位动作。值得注意的是，实际项目里可能还需要考虑多位并行移位的情况，这可以通过调整`<<` 和 `>>` 运算符后面跟的具体数量来达成。