uvm sequence
时间: 2023-09-08 09:13:11 浏览: 197
在UVM中,sequence是用来生成和控制测试序列的一种机制。根据引用[1]中的内容,sequence可以分为普通的sequence、中间的virtual sequence和顶层的virtual sequence。其中,普通的sequence是最基本的测试序列,而virtual sequence是由其他sequence组成的更复杂的测试序列。顶层的virtual sequence是在最顶层的virtual sequencer中启动的sequence。根据引用[2]中的内容,顶层的virtual sequence的starting phase不是null,而其他子类sequence的starting phase都为null。
在UVM中,可以使用uvm_config_db来配置sequence。根据引用[3]中的代码,可以使用uvm_config_db来设置默认的sequence。这样,在特定的环境中,可以通过配置来指定使用哪个sequence。
总结起来,uvm sequence是用来生成和控制测试序列的一种机制。它可以分为普通的sequence、中间的virtual sequence和顶层的virtual sequence。可以使用uvm_config_db来配置sequence。
相关问题
UVM sequence
UVM sequence是基于uvm_sequence_item的一个类,它通过选择、约束和随机化来生成验证所需的激励。它是UVM验证架构中的一个关键组成部分,用于描述和管理测试场景的生成和执行。UVM sequence通过body()任务来执行序列的激励,并且可以在测试平台层次结构中访问sequencer的句柄来访问其他组件。
uvm sequence启动
在uvm中,sequence的启动有两种方式:default_sequence启动方式和非default_sequence启动方式。
1. default_sequence启动方式:这种方式是最常用的启动sequence的方法,它会隐式地调用start函数来启动sequence。在sequencer的main_phase中,可以使用以下代码启动sequence:
```verilog
task my_sequencer::main_phase(phase);
seq.starting_phase = phase;
seq.start(this);
endtask
```
在sequence的body函数中,可以使用以下代码控制仿真时间并启动sequence:
```verilog
task my_sequence::body();
if(starting_phase != null) starting_phase.raise_objection(this);
// 执行sequence的内容
if(starting_phase != null) starting_phase.drop_objection(this);
endtask
```
2. 非default_sequence启动方式:在不使用default_sequence启动方式时,可以通过uvm_config_db来配置并启动sequence。以下是一个示例代码:
```verilog
uvm_config_db#(uvm_object_wrapper)::set(this,"env.i_agt.sqr.main_phase","default_sequence",my_sequence::type_id::get());
```
上述代码将my_sequence作为default_sequence配置到env.i_agt.sqr.main_phase中,并在main_phase中启动该sequence。
总结起来,uvm sequence的启动方式可以通过default_sequence启动方式或者非default_sequence启动方式来实现。在具体的代码中,可以根据需要调用start函数或者使用uvm_config_db来配置并启动sequence。<span class="em">1</span><span class="em">2</span><span class="em">3</span>
#### 引用[.reference_title]
- *1* [UVM中启动sequence方法总结](https://blog.csdn.net/weixin_44969124/article/details/108249095)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"]
- *2* *3* [【UVM】sequence 的启动方式](https://blog.csdn.net/Holden_Liu/article/details/102757625)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"]
[ .reference_list ]
阅读全文