Error (10110): Verilog HDL error at my_uart_tx_3.v(31): variable "uart_data" has mixed blocking and nonblocking Procedural Assignments -- must be all blocking or all nonblocking assignments Error (12152): Can't elaborate user hierarchy "uart_top_3:Uuart_top|my_uart_tx_3:my_uart_tx"

这个错误是因为在 Verilog HDL 代码中，变量 “uart_data” 在不同的过程赋值语句中同时使用了阻塞和非阻塞赋值。这是不允许的，因为这会导致代码执行顺序的不确定性和不可预测性。

为了解决这个问题，需要确保所有过程赋值语句中都使用相同类型的赋值方式。可以将所有的赋值语句改为阻塞或非阻塞赋值中的一种，以确保代码的一致性和正确性。

另外，第二个错误提示可能是由于代码中存在其他语法错误或依赖关系问题导致的。如果你无法解决这些问题，可以将代码和错误信息一起提交到相关的社区或支持论坛中，以获得更好的帮助。