makefile 中的 $$
时间: 2023-04-04 19:02:46 浏览: 90
$$ 是 makefile 中的转义符号,用于表示 $ 符号本身。因为 $ 符号在 makefile 中有特殊的含义,表示变量的引用,所以如果要表示 $ 符号本身,需要使用 $$ 来进行转义。例如,如果要在 makefile 中输出 $hello,可以写成 $$hello。
相关问题
makefile中$$的作用
在makefile中,$$的作用是转义符号。它用于将$符号本身作为普通字符处理,而不是变量引用或命令替换。
在makefile中,$符号通常用于表示变量或执行命令。当我们需要在makefile中使用$符号本身时,需要使用$$进行转义。
例如,如果我们想要表示一个文本字符串中的$字符,可以使用$$来转义它,否则makefile会将$字符解释为变量引用。
makefile中$
在Makefile中,$符号有特殊的含义。它用于引用变量的值,执行命令或者进行命令替换。
1. 变量引用:$符号后面跟上变量名,表示引用该变量的值。例如,$CC表示引用变量CC的值。
2. 命令执行:$()或者${}可以用于执行命令并获取其输出结果。例如,$(date)表示执行date命令并获取其输出结果。
3. 命令替换:$()或者${}也可以用于将命令的输出结果替换到Makefile中。例如,OBJS=$(wildcard *.c)表示将所有以.c结尾的文件名赋值给变量OBJS。
需要注意的是,在Makefile中使用$符号时,为了避免与Shell中的变量冲突,可以使用$$来表示一个$符号。例如,要在命令中输出一个$符号,可以使用$$来转义。
希望能够解答你的问题,请问还有其他问题吗?