verilog语言 led一秒钟闪烁一次

以下是用Verilog实现led一秒钟闪烁一次的代码：

module blink_LED(
    input clk, // 时钟输入
    output reg LED // LED输出
);

reg [23:0] counter; // 计数器，用于计时

always @(posedge clk) begin
    counter <= counter + 1; // 每个时钟周期计数器加1
    if (counter == 24000000) begin // 当计数器达到24000000时（1秒钟）
        counter <= 0; // 计数器清零
        LED <= ~LED; // LED输出取反
    end
end

endmodule

解释：

- `input clk`：时钟输入，这里假设时钟频率为24MHz。
- `output reg LED`：LED输出，使用寄存器类型的输出。
- `reg [23:0] counter`：计数器，使用24位寄存器，可表示的最大值为2^24-1，即16777215。因此，计数器每加1，相当于时钟周期加1。
- `always @(posedge clk)`：时钟上升沿触发的always块。
- `counter <= counter + 1`：每个时钟周期计数器加1。
- `if (counter == 24000000)`：当计数器达到24000000时（即1秒钟），执行以下操作。
- `counter <= 0`：计数器清零，从头开始计时。
- `LED <= ~LED`：LED输出取反，实现闪烁效果。