fpga用verilog 语言，用数码管控制led闪烁三次

以下是使用Verilog语言来控制FPGA上的数码管和LED闪烁三次的示例代码：

module LED_Blink(
  input clk,
  output reg [3:0] seg,
  output reg led
);

reg [31:0] counter = 0;
reg [2:0] blink_count = 0;

always @(posedge clk) begin
  counter <= counter + 1;
  
  if (counter >= 25000000) begin // 1 second
    counter <= 0;
    blink_count <= blink_count + 1;
  end
end

always @(posedge clk) begin
  case (blink_count)
    0, 2, 4:
      led <= 1;
    default:
      led <= 0;
  endcase
end

always @(posedge clk) begin
  case (blink_count)
    0, 1, 2:
      seg <= 4'b0011; // 3
    3, 4, 5:
      seg <= 4'b0010; // 2
    default:
      seg <= 4'b0000;
  endcase
end

endmodule

在这个示例中，我们使用Verilog语言编写了一个模块，它使用时钟信号来控制LED的闪烁和数码管的显示。我们使用两个always块，一个用于控制LED的闪烁，另一个用于控制数码管的显示。

在第一个always块中，我们使用一个计数器来计算时间，并在每秒钟将闪烁计数器（blink_count）递增1。在第二个always块中，我们使用一个case语句来根据闪烁计数器的值来控制LED的闪烁。在第三个always块中，我们使用另一个case语句来控制数码管的显示，以显示数字3和2。

请注意，具体的FPGA和开发板可能需要不同的引脚和时钟设置。您可以根据自己的需要进行适当的修改。