用vivado设计用于FPGA板的代码,实现多种形式的流水灯(LD0~LD7)。可用6个开关切换模式。(灯的闪烁周期均为1秒) (1)按键1按下后灯从左到右按顺序轮流闪1次,循环执行; (2)按键2按下后所有灯闪烁3次; (3)按键3按下后灯从右到左按顺序轮流闪烁1次,循环执行; (4)按键4按下后奇数灯和偶数灯轮流各闪3次,; (5)按键5按下后前4盏灯从右到左闪一遍; (6)按键6按下后后4盏灯从左到右闪一遍。

时间: 2023-12-30 19:03:33 浏览: 23
以下是基于Vivado的FPGA实现代码,实现多种形式的流水灯: ```verilog module led_controller( input clk, // 时钟信号 input [5:0] sw, // 6个开关输入信号 output reg [7:0] leds // 8个LED灯输出信号 ); reg [7:0] led_pattern; // LED灯的模式 reg [2:0] mode; // 当前模式 reg [2:0] count; // 闪烁计数器 // 模式1:按键1按下后灯从左到右按顺序轮流闪1次,循环执行 reg [2:0] index1; // 灯的位置 always @ (posedge clk) begin if (sw[0]) begin mode <= 3'b001; count <= 0; index1 <= 3'b000; end else if (mode == 3'b001) begin if (count == 3'd0) begin led_pattern <= {led_pattern[6:0], led_pattern[7]}; if (index1 == 3'b111) index1 <= 3'b000; else index1 <= index1 + 3'd1; count <= 3'd1; end else begin count <= count + 3'd1; end end end // 模式2:按键2按下后所有灯闪烁3次 always @ (posedge clk) begin if (sw[1]) begin mode <= 3'b010; count <= 0; end else if (mode == 3'b010) begin if (count == 3'd0) begin led_pattern <= ~led_pattern; count <= 3'd1; end else if (count == 3'd3) begin led_pattern <= 8'h00; count <= 3'd0; end else begin count <= count + 3'd1; end end end // 模式3:按键3按下后灯从右到左按顺序轮流闪烁1次,循环执行 reg [2:0] index3; // 灯的位置 always @ (posedge clk) begin if (sw[2]) begin mode <= 3'b011; count <= 0; index3 <= 3'b111; end else if (mode == 3'b011) begin if (count == 3'd0) begin led_pattern <= {led_pattern[0], led_pattern[7:1]}; if (index3 == 3'b000) index3 <= 3'b111; else index3 <= index3 - 3'd1; count <= 3'd1; end else begin count <= count + 3'd1; end end end // 模式4:按键4按下后奇数灯和偶数灯轮流各闪3次 reg [2:0] index4; // 灯的位置 always @ (posedge clk) begin if (sw[3]) begin mode <= 3'b100; count <= 0; index4 <= 3'b000; end else if (mode == 3'b100) begin if (count == 3'd0) begin if (index4[0]) led_pattern[index4] <= 1'b0; else led_pattern[index4] <= 1'b1; if (index4 == 3'b111) index4 <= 3'b000; else index4 <= index4 + 3'd1; count <= 3'd1; end else if (count == 3'd3) begin count <= 3'd0; end else begin count <= count + 3'd1; end end end // 模式5:按键5按下后前4盏灯从右到左闪一遍 reg [2:0] index5; // 灯的位置 always @ (posedge clk) begin if (sw[4]) begin mode <= 3'b101; count <= 0; index5 <= 3'b100; end else if (mode == 3'b101) begin if (count == 3'd0) begin led_pattern[index5] <= 1'b1; if (index5 == 3'b000) begin count <= 3'd4; end else begin index5 <= index5 - 3'd1; count <= 3'd1; end end else if (count == 3'd4) begin led_pattern <= 8'h00; count <= 3'd0; end else begin count <= count + 3'd1; end end end // 模式6:按键6按下后后4盏灯从左到右闪一遍 reg [2:0] index6; // 灯的位置 always @ (posedge clk) begin if (sw[5]) begin mode <= 3'b110; count <= 0; index6 <= 3'b011; end else if (mode == 3'b110) begin if (count == 3'd0) begin led_pattern[index6] <= 1'b1; if (index6 == 3'b111) begin count <= 3'd4; end else begin index6 <= index6 + 3'd1; count <= 3'd1; end end else if (count == 3'd4) begin led_pattern <= 8'h00; count <= 3'd0; end else begin count <= count + 3'd1; end end end assign leds = led_pattern; endmodule ``` 该代码实现了六种不同的模式,使用六个开关作为模式选择输入。在不同的模式下,LED灯的输出会发生变化,实现不同的流水灯效果。

相关推荐

最新推荐

recommend-type

实现你的Vivado的设计并产生比特流

上一节介绍了HDL设计文件的实现,实现完HDL以后就可以完成你的Vivado设计,并可以产生比特流了,下面我会通过四步详细介绍这个过程的实现。
recommend-type

vivado上板测试流程,FPGA

这是一个vivado软件的FPGA测试流程介绍。其中有仿真,综合,实现,引脚配置,下载。
recommend-type

基于FPGA的键盘输入verilog代码

通过对系统时钟提供的频率进行分频,分别为键盘扫描电路和弹跳消除电路提供时钟信号,键盘扫描电路通过由键盘扫描时钟信号控制不断产生的键盘扫描信号对键盘进行行扫描,同时弹跳消除电路实时的对键盘的按键列信号...
recommend-type

Vivado下用Verilog编写的带冒险的5级MIPS流水线设计报告 .docx

带冒险的5级MIPS流水线设计报告,24页十分详细,与资源Vivado下用Verilog编写的带冒险的5级MIPS流水线配合使用
recommend-type

VIVADO2017.4FPGA烧写文件下载步骤.docx

利用VIVADO编译器进行烧写程序,既有烧写BIT文件也包括MCS文件。详细概括了烧写步骤等等,利用VIVADO编译器进行烧写程序,既有烧写BIT文件也包括MCS文件。详细概括了烧写步骤等等
recommend-type

zigbee-cluster-library-specification

最新的zigbee-cluster-library-specification说明文档。
recommend-type

管理建模和仿真的文件

管理Boualem Benatallah引用此版本:布阿利姆·贝纳塔拉。管理建模和仿真。约瑟夫-傅立叶大学-格勒诺布尔第一大学,1996年。法语。NNT:电话:00345357HAL ID:电话:00345357https://theses.hal.science/tel-003453572008年12月9日提交HAL是一个多学科的开放存取档案馆,用于存放和传播科学研究论文,无论它们是否被公开。论文可以来自法国或国外的教学和研究机构,也可以来自公共或私人研究中心。L’archive ouverte pluridisciplinaire
recommend-type

实现实时数据湖架构:Kafka与Hive集成

![实现实时数据湖架构:Kafka与Hive集成](https://img-blog.csdnimg.cn/img_convert/10eb2e6972b3b6086286fc64c0b3ee41.jpeg) # 1. 实时数据湖架构概述** 实时数据湖是一种现代数据管理架构,它允许企业以低延迟的方式收集、存储和处理大量数据。与传统数据仓库不同,实时数据湖不依赖于预先定义的模式,而是采用灵活的架构,可以处理各种数据类型和格式。这种架构为企业提供了以下优势: - **实时洞察:**实时数据湖允许企业访问最新的数据,从而做出更明智的决策。 - **数据民主化:**实时数据湖使各种利益相关者都可
recommend-type

可见光定位LED及其供电硬件具体型号,广角镜头和探测器,实验设计具体流程步骤,

1. 可见光定位LED型号:一般可使用5mm或3mm的普通白色LED,也可以选择专门用于定位的LED,例如OSRAM公司的SFH 4715AS或Vishay公司的VLMU3500-385-120。 2. 供电硬件型号:可以使用常见的直流电源供电,也可以选择专门的LED驱动器,例如Meanwell公司的ELG-75-C或ELG-150-C系列。 3. 广角镜头和探测器型号:一般可采用广角透镜和CMOS摄像头或光电二极管探测器,例如Omron公司的B5W-LA或Murata公司的IRS-B210ST01。 4. 实验设计流程步骤: 1)确定实验目的和研究对象,例如车辆或机器人的定位和导航。
recommend-type

JSBSim Reference Manual

JSBSim参考手册,其中包含JSBSim简介,JSBSim配置文件xml的编写语法,编程手册以及一些应用实例等。其中有部分内容还没有写完,估计有生之年很难看到完整版了,但是内容还是很有参考价值的。