根据74LS194的功能特点，试在DE1-SOC系统上用FPGA设计实现一个8位移位寄存器，具有保持、并行输入、并行输出、左移和右移功能

首先，需要通过VHDL语言编写代码来实现8位移位寄存器的功能。以下是基于74LS194的功能特点所设计的VHDL代码：

library ieee;
use ieee.std_logic_1164.all;

entity shift_register is
    port(
        clk     : in std_logic;
        rst     : in std_logic;
        en      : in std_logic;
        input   : in std_logic_vector(7 downto 0);
        shift   : in std_logic_vector(1 downto 0);
        output  : out std_logic_vector(7 downto 0)
    );
end shift_register;

architecture behavior of shift_register is
    signal temp_output : std_logic_vector(7 downto 0);
begin
    process(clk, rst)
    begin
        if rst = '1' then
            temp_output <= (others => '0');
        elsif rising_edge(clk) then
            if en = '1' then
                case shift is
                    when "00" => -- Hold
                        temp_output <= temp_output;
                    when "01" => -- Parallel Load
                        temp_output <= input;
                    when "10" => -- Shift Right
                        temp_output <= temp_output(6 downto 0) & input(7);
                    when "11" => -- Shift Left
                        temp_output <= input(0) & temp_output(7 downto 1);
                    when others => -- Undefined
                        temp_output <= temp_output;
                end case;
            end if;
        end if;
    end process;

    output <= temp_output;
end behavior;

在这个代码中，我们使用了一个 `process` 过程来模拟寄存器的状态变化。当 `rst` 信号为高电平时，整个寄存器会被清零。而当 `en` 信号为高电平时，根据 `shift` 信号的值来确定寄存器的操作类型。其中，"00" 表示保持操作，"01" 表示并行输入操作，"10" 表示右移操作，"11" 表示左移操作。在每个操作类型中，我们使用了不同的方式来更新 `temp_output` 信号，从而实现了寄存器的功能。

接下来，我们需要在Quartus II软件中将这个代码编译成FPGA可以识别的二进制文件。具体操作步骤如下：

1. 打开Quartus II软件，并在工程管理器中创建一个新项目。
2. 在新建项目向导中，选择合适的项目名称和存储路径，并选择DE1-SOC开发板对应的FPGA芯片型号。
3. 在设计中添加上述VHDL代码，并添加约束文件以定义FPGA芯片的引脚映射关系。
4. 进行编译，并生成对应的二进制文件。
5. 将生成的二进制文件通过JTAG下载器下载到DE1-SOC开发板中进行验证测试。

完成以上步骤后，我们就可以在DE1-SOC开发板上验证设计的正确性。通过设置不同的输入和移位类型，我们可以观察到寄存器的输出是否符合预期。这样，我们就成功地实现了一个基于74LS194的8位移位寄存器，并在DE1-SOC系统上通过FPGA进行了设计实现。