用Vivado的DDS的IP核编程，使用开关设定输出模式为点频输出或扫频输出，最高至10kHz

以下是使用Vivado的DDS IP核编程，实现开关设定输出模式为点频输出或扫频输出，最高至10kHz的示例代码：

-- 声明顶层模块
entity dds_top is
    port (
        clk_in : in std_logic;
        reset : in std_logic;
        switch : in std_logic;  -- 开关输入
        freq_out : out std_logic_vector(15 downto 0)  -- 用于输出频率
    );
end entity;

-- 包含DDS IP核的顶层模块
architecture Behavioral of dds_top is
    -- 引入DDS IP核
    component dds_compiler_v6_0 is
        port (
            sys_clk     : in  std_logic;
            sys_rst     : in  std_logic;
            enable      : in  std_logic;
            freq_in     : in  std_logic_vector(31 downto 0);
            freq_out    : out std_logic_vector(15 downto 0);
            phase_out   : out std_logic_vector(31 downto 0);
            dout        : out std_logic
        );
    end component;

    -- 时钟分频系数，用于设定最高输出频率
    constant clk_div : integer := 50;

    -- 默认为点频输出
    signal dds_enable : std_logic := '1';
    signal dds_freq : std_logic_vector(31 downto 0) := x"00000000";
    signal dds_phase : std_logic_vector(31 downto 0) := x"00000000";

    -- 点频输出时的频率
    constant point_freq : integer := 1000;  -- 1kHz

    -- 扫频输出时的频率范围
    constant sweep_freq_low : integer := 100;  -- 0.1kHz
    constant sweep_freq_high : integer := 10000;  -- 10kHz

    -- 扫频输出时的频率增量
    constant sweep_step : integer := 50;  -- 50Hz

    -- 计数器，用于扫频输出时计算频率
    signal sweep_cnt : integer range 0 to clk_div := 0;

begin
    -- 实例化DDS IP核
    DDS_inst : dds_compiler_v6_0
        port map (
            sys_clk => clk_in,
            sys_rst => reset,
            enable => dds_enable,
            freq_in => dds_freq,
            freq_out => freq_out,
            phase_out => dds_phase,
            dout => open
        );

    process(clk_in)
    begin
        if rising_edge(clk_in) then
            if reset = '1' then
                -- 复位计数器和开关状态
                sweep_cnt <= 0;
                dds_enable <= '1';
            else
                -- 切换输出模式
                if switch = '1' then
                    dds_enable <= '1';  -- 点频输出
                    dds_freq <= std_logic_vector(to_unsigned(point_freq, 32));
                else
                    dds_enable <= '0';  -- 扫频输出
                    sweep_cnt <= sweep_cnt + 1;
                    if sweep_cnt >= clk_div then
                        sweep_cnt <= 0;
                        -- 计算扫频输出的频率
                        dds_freq <= std_logic_vector(to_unsigned(sweep_freq_low + (sweep_cnt / clk_div) * (sweep_freq_high - sweep_freq_low), 32));
                    end if;
                end if;
            end if;
        end if;
    end process;

end Behavioral;

该代码中，使用了Vivado自带的DDS Compiler IP核，并通过一个开关信号来切换输出模式。当开关为高电平时，输出点频信号，频率为1kHz；当开关为低电平时，输出扫频信号，频率从0.1kHz线性增加至10kHz，步进为50Hz。在扫频输出时，使用一个计数器来计算当前的频率，通过修改DDS IP核的频率参数来实现扫频输出。由于使用了时钟分频，最高输出频率可达到50MHz/50=1MHz，因此最高可实现的扫频范围为0.1kHz至1MHz。